【正文】 有了你們的支持和鼓勵，此次我的畢業(yè)設計才會順利完成。最后，衷心感謝在百忙之中抽空審閱本文的領(lǐng)導和老師。外文翻譯：K9F5608X0D 原文來源：三星公司. . 譯文正文：產(chǎn)品介紹K9F5608X0D是264Mbit(276,824,064bit) ，存儲空間包括65,536頁，而每頁又包括了528列。 擴展存儲區(qū)是從每頁的512開始到527結(jié)束. 一個 528字節(jié)的數(shù)據(jù)寄存器與存儲區(qū)域的相對應，數(shù)據(jù)傳輸靠I/O口寄存器實現(xiàn)頁讀取和頁編程。存儲排列由 16K單元組成，連續(xù)地連接成的結(jié)構(gòu)。 每一個這樣的16K單元是不同于其它頁的。 一個塊有兩部分的Nandflash的結(jié)構(gòu)組成。 一個Nand了16單位組成。 總計有135168個Nand單元組成一個塊。 排列方式如圖 21所示. 讀取和編程是以一個頁為單位的，而擦除是以塊為單位的。存儲區(qū)包括了2048單元的16位塊單位。 這就表示在K9F5608X0D上一字節(jié)一字節(jié)的擦除是被禁止的。K9F5608X0D的地址靠8根I/O口輸入。 這種方案減少了引腳的數(shù)量，這一方案如果在以后為了提升性能和維護，可以在日后的設計中增加引腳。 指令, 在CE為低電平時，地址和數(shù)據(jù)都是由WE由高到低中通過I/O口寫入的。 數(shù)據(jù)在WE由低變高時鎖存。 命令鎖存使能（CLE）和地址鎖存使能（ALE）通過I/O口使用多種命令分類地址。有些命令需要一個總線周期，如復位命令、讀命令、狀態(tài)寄存器讀指令，及有些只需要一個總線指令周期。而一些其他的指令像頁編程和回拷貝和塊擦除，需要二個周期： 一個周期用于裝載命令和而另外一個用于完成確認指令。 32M的實際存儲空間應該需要 24根地址線尋址,因此需要3個尋址周期字節(jié)長度的尋址:按列地址、低位頁地址和高位地址這樣的順序。 頁讀取和頁編程同樣都需要在命令輸入后輸入3個周期地址。 在塊擦除操作中，只有這樣二個周期，并選擇特定的命令后寫入命令寄存器后識別。器件的操作頁讀取在設備開始上電后,默認讀取模式為1模式。 這個操作開始于00h命令寫入命令寄存器，然后緊跟3個地址周期。 一但命令鎖存后，就不需要在下一次連續(xù)的頁讀取操作中再次輸入這個命令。兩種操作類型是可行的 : 隨機頁讀取, 連續(xù)的頁讀取。隨機讀取模式在地址被人為的改變后自動激活。 528字節(jié)的存儲內(nèi)部數(shù)據(jù)被轉(zhuǎn)移到數(shù)據(jù)寄存器的時間小于15μs(tR)。系統(tǒng)管理器可以通過R/B來判斷數(shù)據(jù)的傳輸是否完成。 一但一頁中的數(shù)據(jù)被裝入數(shù)據(jù)寄存器, 他就可能在接下來RE的50ns的周期時間讀出。由高到低的RE同步脈沖輸出，數(shù)據(jù)就從選擇的列地址開始直到最后一列地址。讀取方式1和讀取方式2的命令就像一個指針設置了是在主存儲區(qū)，還是在擴散存儲區(qū)里。 在擴散存儲區(qū)中，地址線A0~A3設置了起始的位置，而A4~A7無效不于理睬。 讀取方式1必需將指針指回到主存儲區(qū)。 頁編程設備的頁編程是以頁為基本單位的，但是他只允許在一個頁編程周期里，在頁編程時候，1個字節(jié)或者連續(xù)的幾個字節(jié)編，直到第528位。在沒有擦除前，頁編程操作不能超過2個主存儲區(qū)，3個擴展存儲區(qū)?？梢栽谝粋€塊中任意的位置尋址。一個頁編程周期是由連續(xù)到528位的數(shù)據(jù)裝載，這些數(shù)據(jù)先被寫入了數(shù)據(jù)寄存器。在一個非失易性周期后，這些數(shù)據(jù)被寫入到內(nèi)部適應的單位區(qū)內(nèi)。關(guān)于指針指入的操作，請查閱附上的技術(shù)文檔。連續(xù)的數(shù)據(jù)裝載，開始于輸入的編程命令（80h），在3個周期地址輸入后，連續(xù)的數(shù)據(jù)就被裝載了。字節(jié)們被編程后，裝不能被裝載。頁編程確認命令（10h）將編程操作開始。在編程操作前單獨寫入10h將不能開始編程的過程。內(nèi)部寫入數(shù)據(jù)控制器自動實行運算法則并在適當?shù)臅r間內(nèi)編程和校驗，因此系統(tǒng)控制器會因為這個任務解除。一但編程的過程開始，讀狀態(tài)寄存器的指令可以輸入進去，在CE和RE低電平的時候，讀出狀態(tài)寄存器的值。系統(tǒng)控制器可以通過R/B的輸出來判斷編程操作是否完成。當頁編程完成時，寫狀態(tài)位(I/O)可以被檢測到（圖10）。內(nèi)部寫入校驗發(fā)現(xiàn)錯誤時則表示1不能成功的編程為0。讀狀態(tài)寄存器命令常住在指令寄存器中直到另一個有效的命令寫入后?；乜截惢乜截愂且环N快速而且有效的方式，可以重寫數(shù)據(jù)存儲從內(nèi)部的一頁的列地址中寫入另一頁相同的頁地址，而不用靠另外的存儲中介。從接著而來的讀取延時，重載入被移除。系統(tǒng)執(zhí)行被改良。最有利最明顯的是一塊中的部分被更新，其它塊中的部分依然要拷貝到新的分配空塊。執(zhí)行回拷貝操作將連續(xù)的完成而讀取，而不用手動的輸入讀取周期的操作，和拷貝操作操作的目標地址。一個普通的讀取命令(00h)加上目標的頁地址將移動整個 528字節(jié)到內(nèi)部的寄存器。當 FLASH回復到讀狀態(tài)時，回拷貝命令（8Ah）后應該跟上三個周期的目標頁地址。內(nèi)部寄存器將直接把數(shù)據(jù)存儲編程到目標的而存儲單位中。一但回拷貝操作完成，禁止在擦除前對目標拷貝頁里進行編程。內(nèi)部孤存儲空間被劃分為不同的兩個區(qū)域?；乜截愔荒茉谙嗤膮^(qū)域中進行。因此，地址線 A14目標頁和源頁應該相同。當在回拷貝中編程失敗，錯誤將在狀態(tài)中表現(xiàn)。但是當源頁有了個比特的數(shù)據(jù)發(fā)生錯誤而改變，積聚的回拷貝操作同樣會積聚錯誤的比特數(shù)據(jù)。因為這個，2 位的 ECC檢驗在回拷貝中被推薦使用。塊擦除擦除操作是以塊為單位的。兩個周期的塊地址載入，是開始于塊擦除指令(60h)的輸入后。只有地址線A14~A24是有效的，而A9~A13不于理睬。塊擦除確認命令（10h）跟在塊地址后面，并讓塊擦除操作開始。這兩步按次序的裝載命令，使得存儲器內(nèi)部的數(shù)據(jù)不會因為外界偶然的干擾而執(zhí)行。擦除確認命令輸入后，WE電平上長的過程中，內(nèi)部的寫入控制器將執(zhí)行擦除并校驗擦除。當擦除操作完成后，寫入狀態(tài)（I/O 0）將被檢測。讀狀態(tài)器件包含了一個狀態(tài)寄存器，用于判斷任選操作或者擦除操作是否完成，和任何操作或者擦除操作是否成功完成。在向指令寄存器寫入 70h后，在操作的最后，CE 為低和 RE由高轉(zhuǎn)低的過程中狀態(tài)寄存器內(nèi)的數(shù)據(jù)將在一個讀取周期內(nèi)反映在 I/O口上。這兩條控制線同步的被允許在 R/B命令連接時，多塊的內(nèi)存連接。查閱表 4，可以明確狀態(tài)寄存器的詳情。讀狀態(tài)指令將常駐于指令寄存器，只到有新的命令寫入。因此，如果狀態(tài)寄存讀取在任意的讀周期中，如果要連續(xù)的讀取，則要再次寫入一個讀指令（00h 或 50h）到命令寄存器中。讀器件識別碼器件包含了一個產(chǎn)品識別模式，開始時向指令寄存器寫入 90h，緊跟著是一個地址，應該寫入 00h。兩個連續(xù)的讀將輸出制造商代碼（ECh） ，和不同的器件識別碼。讀 ID命令將常駐指令寄存器直到有新的命令寫入。操作時序圖如圖 13所示復位器件提供了復位特性，當向指令寄存器寫入 FFh后執(zhí)行。當器件在任意模式讀，編程和擦除模式時忙，復位操作可以中斷這些操作。內(nèi)部單位改變將不再有規(guī)律，數(shù)據(jù)可能被部分的編程和擦除。指令寄存器被清除，并等待下一個指令，當 WP為高時，狀態(tài)寄存器被清除為 C0h。查閱表 5可知復位操作后的器件狀態(tài)。如果器件已經(jīng)在復位狀態(tài)一個新的復位指令指令寄存器將不被接受。在復位命令寫入后，R/B 引腳在 tRST時間內(nèi)變?yōu)榈碗娖?。時序參考下面的圖 14。原文正文K9F5608X0DPRODUCT INTRODUCTIONThe K9F5608X0D is a 264Mbit(276,824,064 bit) memory anized as 65,536 rows(pages) by 528 columns. Spare eight columns arelocated from column address of 512~527. A 528byte data register is connected to memory cell arrays acmodating data transfer between the I/O buffers and memory during page read and page program memory array is made up of 16 cells that are serially connected to form a NAND structure. Each of the 16 cells resides in a different page. A block consists of two NAND structured strings. A NAND structure consists of 16 cells. Total 135168 NAND cells reside in a block. The array anization is shown in Figure 21. The program and read operations are executed on a page basis, while the erase operation is executed on a block memory array consists of 2048 separately erasable 16KByte blocks. It indicates that the bit by bit erase operation is prohibited on the K9F5608X0D.The K9F5608X0D has addresses multiplexed into 8 I/Os. This scheme dramatically reduces pin counts while providing high performance and allows systems upgrades to future densities by maintaining consistency in system board design. Command, address and data are all written through I/O′s by bringing WE to low while CE is low. Data is latched on the rising edge of WE. Command Latch Enable(CLE) and Address Latch Enable(ALE) are used to multiplex mand and address respectively, via the I/O pins. Some mands require one bus cycle. For example, Reset mand, Read mand, Status Read mand, etc require just one cycle other mands like Page Program and Copyback Program and Block Erase, require two cycles: one cycle for setup and the other cycle for execution. The 32Mbyte physical space requires 24 addresses, thereby requiring three cycles for wordlevel addressing:column address, low row address and high row address, in that order. Page Read and Page Program need the same three address cycles following the required mand input. In Block Erase operation, however, only the two row address cycles are operations are selected by writing specific mands into the mand register. Table 1 defines the specific mands of the K9F5608X0D.DEVICE OPERATIONPAGE READUpon initial device power up, the device defaults to Read1 mode. This operation is also initiated by writing 00h to the mand register along with three address cycles. Once the mand is latched, it does not need to be written for the following page read operation.Two types of operations are available : random read, serial page read. The random read mode is enabled when the page address is changed. The 528 byte of data within the selected page are transferred to the data registers in less than 15μs(tR). The system controller can detect the pletion of this data transfer(tR) by analyzing the output of R