【正文】 總線具有以下幾個特性：一、支持master發(fā)出的連續(xù)資料（Burst）的傳輸；二、支持分離式（Split）的資料傳輸；三、master在一個周期完成工作移交；四、只在時鐘周期正沿觸發(fā)；五、不能使用三態(tài)電路；六、支持64位和128位的治療傳輸。AHB總線上的元件都是同步電路，其中master主負責(zé)提供地址和控制信號去啟動一個讀或者寫操作；slave則依照master發(fā)出的讀寫要求來進行資料的傳輸，并作出如成功、失敗或者資料傳輸中的回應(yīng)信號。Arbiter負責(zé)在眾多master同時發(fā)出1資料傳輸要求信號時，保證只有一個master可以啟動傳輸。雖然arbiter的界面協(xié)議是固定的，但是仲裁的算法可以依不同的應(yīng)用而有不同的實現(xiàn)方法。AHB系統(tǒng)中是采用多選的形式進行互連，因此在AHB系統(tǒng)中多了一個中央多路選擇器。中央選擇器根據(jù)仲裁器發(fā)出的HMASTER信號來確定將哪個主設(shè)備的寫數(shù)據(jù)、地址和控制信號廣播給從設(shè)備，還要根據(jù)譯碼器的譯碼結(jié)果，即HSELx，來選擇將哪個從設(shè)備的傳輸響應(yīng)和讀數(shù)據(jù)返回給主設(shè)備。AHB譯碼器不需要提供傳輸響應(yīng)，它只用于根據(jù)地址高位給每個從設(shè)備提供一個選擇信號HSELx。但由于的地址沒有完全映射，因此需要一個默認從設(shè)備。對于沒有映射到的地址，譯碼器將選擇默認從設(shè)備，由默認從設(shè)備提供相應(yīng)的傳輸響應(yīng)。此外還有一個AHB默認主設(shè)備，當(dāng)沒有主設(shè)備被授權(quán)時其將占用總線，但它只能發(fā)出IDLE類型傳輸。 仲裁器單元AHB總線的仲裁比一般的總線仲裁復(fù)雜，因為它要支持對SPLIT響應(yīng)的處理。AHB主設(shè)備可以在任一個周期請求總線。一般仲裁器在一次突發(fā)傳送完成時才授權(quán)另一個不同的主設(shè)備，但如果需要的話，仲裁器可以提前結(jié)束突發(fā)傳送以授權(quán)優(yōu)先級更高的主設(shè)備。如果主設(shè)備需要鎖定訪問，則其必須激活HLOCKx信號來告訴仲裁器其他的主設(shè)備不能占用總線。如果主設(shè)備在突發(fā)傳送的過程中失去了總線占有權(quán)，它必須重新激活HBUSREQx信號來獲得總線。仲裁器收到總線請求信號后，通過激活合適的HGRANTx信號來指出哪個總線主設(shè)備是當(dāng)前請求總線的優(yōu)先級最高的主設(shè)備。在當(dāng)前傳輸結(jié)束時，主設(shè)備便開始占用總線，且仲裁器將改變HMASTER信號來表示總線主設(shè)備號，以便中央多選器來選擇合適的主設(shè)備發(fā)出的地址，然后廣播給從設(shè)備。如果前一次傳輸中插入了等待狀態(tài)，則主設(shè)備對總線的占有權(quán)將被延遲。仲裁器在倒數(shù)第二個地址被采樣時改變HGRANTx信號。新的在突發(fā)傳送的最后一個地址被采樣的同時被采樣。如果沒有主設(shè)備請求總線，仲裁器將授權(quán)系統(tǒng)中默認的主設(shè)備。系統(tǒng)都必須包括一個默認的總線主設(shè)備，它只能執(zhí)行IDLE傳輸。主設(shè)備都在等待SPLIT傳輸結(jié)束，則必須授權(quán)默認的主設(shè)備。 仲裁器表格 29 圖31 AHB 仲裁器功能框圖AHB總線支持多主設(shè)備系統(tǒng)。最多可連接16個主設(shè)備。當(dāng)主設(shè)備申請訪問AHB總線時。它首先向仲裁器發(fā)送一個BusRequest信號。如果有多個主設(shè)備同時申請訪問總線，仲裁器會根據(jù)各個主設(shè)備優(yōu)先級的高低，將AHB總線的控制權(quán)授予申請訪問總線的主設(shè)備中優(yōu)先級最高的一個，同時向被授權(quán)的主設(shè)備發(fā)送一個Grant信號。主設(shè)備在得到仲裁器的授權(quán)后，按照AHB的傳輸協(xié)議。在隨后的兩個周期內(nèi)分別向AHB總線發(fā)送地址／控制信號和寫數(shù)據(jù)。仲裁器的優(yōu)先級表可以采用固定優(yōu)先級(fixed)和循環(huán)優(yōu)先級(round—robin)兩種算法。本設(shè)計中的優(yōu)先級表采用的是固定優(yōu)先級算法。測試接口的優(yōu)先級被設(shè)為最高。以保證在任何情況下均可以進行AMBA總線的測試；微處理器(一般為ARM核)的優(yōu)先級則被設(shè)為最低：其他的主設(shè)備可以根據(jù)實際的需要設(shè)定相應(yīng)的優(yōu)先級。在設(shè)計中為提高系統(tǒng)總線的性能，減少了微處理器請求總線時等待仲裁器授權(quán)的時間延遲。以下兩種情況下微處理器將自動獲得總線的控制權(quán)：① 系統(tǒng)重新啟動；② 總線正常工作但沒有任何主設(shè)備請求訪問總線。AHB總線的一個突出特點就是支持split傳輸。當(dāng)AHB總線進行split傳輸時，仲裁器將根據(jù)優(yōu)先級表和split寄存器的狀態(tài)做出最終的優(yōu)先級判斷。split寄存器是一個16bit的寄存器，它可以暫時屏蔽當(dāng)前split傳輸?shù)闹髟O(shè)備的優(yōu)先級，讓優(yōu)先級更低的主設(shè)備可以獲得總線控制權(quán)。AHB總線還支持locked傳輸。在AHB進行l(wèi)ocked傳輸時，仲裁器必須保證當(dāng)前主設(shè)備不會失去總線的控制權(quán)，以確保當(dāng)前主設(shè)備能夠順利地完成傳輸。仲裁器使用了一個狀態(tài)機來控制locked傳輸，它包括四個工作狀態(tài)：正常狀態(tài)(Norma1)，鎖定狀態(tài)(Locked)，分立狀態(tài)(Split)和最后一個鎖定狀態(tài)(Last Locked)。圖32是仲裁器進行鎖定傳輸?shù)臓顟B(tài)轉(zhuǎn)換圖。表格 30 圖32 仲裁器進行鎖定傳輸?shù)臓顟B(tài)轉(zhuǎn)換圖 仲裁器仲裁機制AHB中沒有規(guī)定仲裁器的仲裁算法，它可以根據(jù)不同的應(yīng)用場合，采取不同的仲裁機制。比如采用固定優(yōu)先級的仲裁(Fixed priority)，循環(huán)式優(yōu)先級仲裁(Round Robin)，或是隨機性的仲裁(Random)和競爭仲裁優(yōu)先級(Tournament)等。這里我們的設(shè)計采取的是循環(huán)優(yōu)先級的總線仲裁機制。各個master無優(yōu)先級高低的區(qū)別，它們會輪流得到總線的訪問權(quán)，從而可以避免處在低優(yōu)先級的master也許會被無限期鎖存的缺點。這種仲裁的原理示意圖如圖33所示。表格 31 圖33循環(huán)優(yōu)先級的總線訪問希望獲得總線權(quán)的maste：向仲裁器發(fā)出總線仲裁請求信號，經(jīng)仲裁器根據(jù)仲裁邏輯仲裁后，發(fā)出總線應(yīng)答信號HGRANT。Master會在時鐘的上升沿采樣HGRANT信號，當(dāng)采樣到HGRANT有效，并且HERADY同時為高電平時，表示該master獲得了總線的訪問權(quán)并且可以開始傳輸。如果獲得總線訪問權(quán)的master不希望在傳輸?shù)倪^程中被打斷，而想要進行連續(xù)的不可中斷的傳輸，那么master在發(fā)出總線請求信號(HBUSREQ)的同時可以發(fā)出總線鎖存信號HLOCK，即將HLOCK置為高電平。當(dāng)master獲得總線訪問權(quán)后仲裁器會發(fā)出相應(yīng)的響應(yīng)信號HMASTLOCK，這樣arbite:就不會把總線釋放給其它的master，直到master自行將HLOCK置為低電平取消鎖存信號，仲裁器才會在進行總線仲裁的動作，使其它的master可以進行總線操作。這里我們假定固定長度的突發(fā)優(yōu)先級的傳輸都是不可中斷的。仲裁器還可以仲裁希望能完成SPLIT傳輸?shù)目偩€slave。當(dāng)仲裁器觀察到master收到SPLIT響應(yīng)，則會將master的優(yōu)先權(quán)給屏蔽起來，當(dāng)master的總線訪問權(quán)被屏蔽后，該master將無法再獲得總線訪問的權(quán)利，即使是沒有其它master訪問總線時也一樣。同時，slave需要記錄master的信號，以便以后要通知仲裁器恢復(fù)那個master的優(yōu)先級。這可以從仲裁器發(fā)出的HMASTER[3:0]信號查得。若所有的master都收到SPLIT的響應(yīng)信號，則仲裁器會把總線訪問移交給dummy master(一種只會發(fā)出IDLE傳輸?shù)膍aster).當(dāng)回應(yīng)SPLIT的slave處理完傳輸?shù)囊蠛螅瑫l(fā)出HSPLIT[15:0]的信號給master o 仲裁器會在時鐘的每一個上升沿采樣HSPLIT[15:0]，當(dāng)它收到HSPLIT[15:0]后，會將原來被屏蔽掉的master的總線優(yōu)先權(quán)解封，這樣master的優(yōu)先權(quán)就會回復(fù)原來的狀態(tài)而有機會去重新獲得總線訪問權(quán)。當(dāng)slave發(fā)出RETRY的響應(yīng)信號時，仲裁器內(nèi)master的優(yōu)先權(quán)不會發(fā)生改變。但是當(dāng)有更高優(yōu)先級的master的發(fā)出總線請求信號時，總線的訪問權(quán)會由高優(yōu)先級的master取得，但是如果原來得到RETRY響應(yīng)的master是當(dāng)時總線請求的master中優(yōu)先級別最高的，則總線還是繼續(xù)會被占住，而無法釋放給其它有需要的master。 AHB 仲裁器的設(shè)計假設(shè)存在8個master。包括Default master和dummy個master之間提供仲裁以完成數(shù)據(jù)的傳輸。這里，假定master?，F(xiàn)仲裁器在8 master0為dummy master, master1為default master。Dummy master沒有BUSREQ接到仲裁器，它被仲裁器應(yīng)答總線的時機只有兩個：.當(dāng)所有的master都收到slave發(fā)出的SPLIT響應(yīng)而不能訪問總線時；.當(dāng)有master在進行有l(wèi)ocked的傳輸時收到SPLIT傳輸?shù)捻憫?yīng)，此時 dummy master就會應(yīng)答總線，dummy master會不斷的發(fā)出IDLE來維持 AHB的正常運轉(zhuǎn)。Default maste:為系統(tǒng)中正常的master有BUSREQ接到仲裁器，當(dāng)系統(tǒng)中沒有一個maste：向仲裁器發(fā)出BUSREQ時，此時仲裁器會把總線的擁有權(quán)交給default master。 Default master通常是訪問總線頻率最高的master。這里，假定APB到AHB的橋接口電路為default master。仲裁器的方塊圖如圖34所示，接口信號定義如表31所示。 表格 32 圖34 Arbiter方塊圖信號名定義方向HCLKAHB 總線時鐘信號輸入HRESETnAHB 總線重置信號輸入HTRANS[1:0]AHB傳輸控制信號，包括 NONSEQUENTIAL，SEQUENTIAL，IDLE或者 BUSY 四種類型輸入HREADY傳輸完成信號輸入HRESP[1:0]AHB從設(shè)備發(fā)出的傳輸響應(yīng)信號，包括OKAY，ERROR，RETRY或者SPLIT四種響應(yīng)。輸入HBURST[2:0]BURST傳輸類型信號輸入HSPLITx[15:0]AHB從設(shè)備發(fā)出的信號用來表示對應(yīng)的主設(shè)備需要傳輸，信號中每一位對應(yīng)著一個主設(shè)備。輸入HBUSREQxAHB主設(shè)備x發(fā)出的到總線仲裁器的總線請求信號輸入HLOCKxAHB主設(shè)備x 發(fā)出的鎖定傳輸信號輸入HGRANTxAHB總線允許信號，表示允許主設(shè)備x為當(dāng)前最高優(yōu)先級主設(shè)備輸出HMASTER[3:0]表示當(dāng)前被授予總線使用權(quán)的主設(shè)備號，用于AHB多路復(fù)用器的選擇信號，也用于帶SPLIT功能的從設(shè)備通知仲裁器哪個主設(shè)備需要完成SPLIT傳輸輸出HMASTLOCK總線鎖定傳輸信號，表示當(dāng)前傳輸為總線鎖定傳輸。輸出表格 33 表31 仲裁器端口信號定義仲裁器的頂層模塊Request selector在時鐘的上升沿采樣從各個master發(fā)出的總線請求信號HBUSREQx和總線鎖存信號HLOCKx,以及其它相關(guān)信號，然后經(jīng)過仲裁器 logic模塊，根據(jù)優(yōu)先級的不同算法，確定出獲得總線訪問權(quán)優(yōu)先級別最高的master，保存到reg_ hgrant中。reg_ hgrant 信號再經(jīng)過應(yīng)答模塊，一方面將總線應(yīng)答信號HGRANTx信號作為最后的輸出信號輸出到端口，另一方面該信號同時經(jīng)過應(yīng)答編譯模塊，根據(jù)一定的時序和邏輯，計算出當(dāng)前正在傳輸?shù)膍aster的設(shè)備號HMASTER信號和master鎖存信號。仲裁器的設(shè)計同時考慮到SPLIT傳輸。當(dāng)仲裁器觀察到master收到SPLIT響應(yīng)，則會將master的優(yōu)先權(quán)給屏蔽起來，當(dāng)master的總線訪問權(quán)被屏蔽后，該master將無法再獲得總線訪問的權(quán)利，即使是沒有其它master訪問總線時也一樣。因此，這里我們可以定義一個中間信號N Valid表示master的有效信號。當(dāng)master收到SPLIT響應(yīng)時，該master的總線請求信號無效(NValid= 0 ), 仲裁器仲裁時不考慮該master發(fā)出的總線請求信號，直到被SPLIT的master得到響應(yīng)可以再次傳輸時，該master的有效信號才有效(NValid= 1 )。如果所有的master的沒有收到SPLIT響應(yīng)，則所有maste:發(fā)出的總線請求信號都是有效的。這一邏輯可以通過NValid信號和HBUSREQx相與實現(xiàn)。圖35給出了仲裁器的算法流程，Arbiter首先判斷總線當(dāng)中主設(shè)備master的數(shù)量，這時候，系統(tǒng)將總線占有權(quán)授權(quán)給一個默認的主設(shè)備；知道主設(shè)備數(shù)量后，Arbiter將選擇仲裁機制（通過Arbiter的參數(shù)配置決定是采用循環(huán)機制還是固定優(yōu)先級機制）；然后按照仲裁機制對申請總線的master進行優(yōu)先級排列；而后對獲得優(yōu)先級的主設(shè)備進行編碼并授權(quán)。表格 34 圖35 仲裁算法流程圖36給出了正常仲裁過程的仿真時序?？梢钥吹?主設(shè)備發(fā)出請求后第二個時鐘周期獲得了總線使用權(quán)。表格 35 圖36 正常仲裁過程仿真 AHB總線地址解碼器設(shè)計譯碼器的作用是對傳輸?shù)刂愤M行譯碼，根據(jù)內(nèi)存映射表(Memory Map)產(chǎn)生該地址所對應(yīng)從設(shè)備的選擇信號。在本設(shè)計中使用了兩種內(nèi)存映射表：正常工作下的內(nèi)存映射表和重新啟動時的內(nèi)存映射表。其地址內(nèi)存映射關(guān)系如表32所示。地址正常工作的內(nèi)存映射重啟時的內(nèi)存映射0xc000000000xffffffff未定義未定義0x8000000000xBfffffffAHB/APB橋AHB/APB橋0x3000000000x7fffffff外部ROM外部ROM0xc000004000x2fffffff外部RAM外部RAM 0xc000000000x000003FF內(nèi)部RAMFLASH表格 36 表32 地址內(nèi)存映射關(guān)系在正常工作時，微處理器的從設(shè)備包括內(nèi)部RAM、外部RAM、外部ROM和AHB／APB橋；當(dāng)系統(tǒng)重新啟動時，系統(tǒng)的內(nèi)存映射不包括內(nèi)部RAM，而是將0x0000—0000至0x0000—03FF的內(nèi)存地址段映射為flash。這個部分包含系統(tǒng)的啟動和初始化代碼。當(dāng)系統(tǒng)啟動完成初始化后，AMBA總線將產(chǎn)生一個Remap信號，送人譯碼器，將譯碼器的當(dāng)前內(nèi)存映射表改為正常工作狀態(tài)下的內(nèi)存映射表。譯碼器的內(nèi)存映射表具有相對的獨立性。如果AHB總線上的從設(shè)備發(fā)生了變化，必須對內(nèi)存映射表進行修改以確保每個地址都對應(yīng)正確的從設(shè)備。如果傳輸?shù)刂分赶蛄藳]有定義的內(nèi)存區(qū)域，缺省