【正文】 當(dāng)系統(tǒng)啟動完成初始化后，AMBA總線將產(chǎn)生一個Remap信號，送人譯碼器，將譯碼器的當(dāng)前內(nèi)存映射表改為正常工作狀態(tài)下的內(nèi)存映射表。圖35給出了仲裁器的算法流程，Arbiter首先判斷總線當(dāng)中主設(shè)備master的數(shù)量，這時候，系統(tǒng)將總線占有權(quán)授權(quán)給一個默認(rèn)的主設(shè)備；知道主設(shè)備數(shù)量后，Arbiter將選擇仲裁機制（通過Arbiter的參數(shù)配置決定是采用循環(huán)機制還是固定優(yōu)先級機制）；然后按照仲裁機制對申請總線的master進(jìn)行優(yōu)先級排列；而后對獲得優(yōu)先級的主設(shè)備進(jìn)行編碼并授權(quán)。輸出表格 33 表31 仲裁器端口信號定義仲裁器的頂層模塊Request selector在時鐘的上升沿采樣從各個master發(fā)出的總線請求信號HBUSREQx和總線鎖存信號HLOCKx,以及其它相關(guān)信號，然后經(jīng)過仲裁器 logic模塊，根據(jù)優(yōu)先級的不同算法，確定出獲得總線訪問權(quán)優(yōu)先級別最高的master，保存到reg_ hgrant中。Dummy master沒有BUSREQ接到仲裁器，它被仲裁器應(yīng)答總線的時機只有兩個：.當(dāng)所有的master都收到slave發(fā)出的SPLIT響應(yīng)而不能訪問總線時；.當(dāng)有master在進(jìn)行有l(wèi)ocked的傳輸時收到SPLIT傳輸?shù)捻憫?yīng)，此時 dummy master就會應(yīng)答總線，dummy master會不斷的發(fā)出IDLE來維持 AHB的正常運轉(zhuǎn)。這可以從仲裁器發(fā)出的HMASTER[3:0]信號查得。表格 31 圖33循環(huán)優(yōu)先級的總線訪問希望獲得總線權(quán)的maste：向仲裁器發(fā)出總線仲裁請求信號，經(jīng)仲裁器根據(jù)仲裁邏輯仲裁后，發(fā)出總線應(yīng)答信號HGRANT。在AHB進(jìn)行l(wèi)ocked傳輸時，仲裁器必須保證當(dāng)前主設(shè)備不會失去總線的控制權(quán)，以確保當(dāng)前主設(shè)備能夠順利地完成傳輸。測試接口的優(yōu)先級被設(shè)為最高。最多可連接16個主設(shè)備。在當(dāng)前傳輸結(jié)束時，主設(shè)備便開始占用總線，且仲裁器將改變HMASTER信號來表示總線主設(shè)備號，以便中央多選器來選擇合適的主設(shè)備發(fā)出的地址，然后廣播給從設(shè)備。對于沒有映射到的地址，譯碼器將選擇默認(rèn)從設(shè)備，由默認(rèn)從設(shè)備提供相應(yīng)的傳輸響應(yīng)。AHB總線具有以下幾個特性：一、支持master發(fā)出的連續(xù)資料（Burst）的傳輸；二、支持分離式（Split）的資料傳輸；三、master在一個周期完成工作移交；四、只在時鐘周期正沿觸發(fā)；五、不能使用三態(tài)電路；六、支持64位和128位的治療傳輸。 外設(shè)總線APB APB特性AMBA APB總線具有如下特性：接口簡單；靜態(tài)特性在外圍總線不使用時，接口功耗為零；非流水特性地址和控制信號在整個數(shù)據(jù)訪問期間保持有效；非時鐘接口特性通過解碼選通脈沖產(chǎn)生時序，不必將高頻率時鐘廣播到每個外圍設(shè)備。如果主設(shè)備在猝發(fā)傳輸過程中失去對總線的擁有，主設(shè)備必須重新仲裁總線來完成這個猝發(fā)傳輸。對于長度不定的猝發(fā)傳輸，主設(shè)備應(yīng)持續(xù)有效總線請求直至它發(fā)出最后一個傳輸，因為仲裁器不能預(yù)知不定長猝發(fā)傳輸何時終止。支持SPLIT傳輸會給從設(shè)備和仲裁器帶來額外的硬件開銷，但其優(yōu)點也是顯然的，可以充分利用總線，在防止系統(tǒng)死鎖(dead lock)方面也具有積極的作用。表格 24 圖27 AHB重試響應(yīng)如果從設(shè)備需要多于兩個的時鐘周期來提供ERROR, RETRY和SPLIT響應(yīng)，需要在該狀態(tài)中間插入等待狀態(tài)(即HREADY信號為低電平的OKAY響應(yīng))。后者提供傳輸狀態(tài)。如字傳輸，每個傳輸必須對齊到字地址邊界，即HADDR[ 1:0]=00 。包繞式猝發(fā)典型用在Cache行填充情況，主設(shè)備將首先訪問它急需的數(shù)據(jù)，然后再把Cache行填充所需的剩下數(shù)據(jù)取出來最終完成該猝發(fā)傳輸。主設(shè)備立即執(zhí)行第三個傳輸。 HTRANS[1:0]類型描述00IDLE表明沒有數(shù)據(jù)傳輸。 HSPLITxSPLIT完成請求信號，由總線從設(shè)備向仲裁器指明允許哪個主設(shè)備重新進(jìn)行分立(SPLIT)傳輸。表格 13 表24 AHB傳輸響應(yīng)信號 AHB數(shù)據(jù)總線信號HWDATA[31:0]寫數(shù)據(jù)總線，寫操作時用來把數(shù)據(jù)從總線主設(shè)備傳輸?shù)娇偩€從設(shè)備。HWRITE讀/寫控制信號，高電平時為寫傳輸，低電平時為讀傳輸。 AHB信號描述 AHB全局信號HRESETn系統(tǒng)總線復(fù)位信號，用于復(fù)位系統(tǒng)和總線，低電平有效。每個AHB系統(tǒng)只能有一個仲裁器。一個以AMBA架構(gòu)的SOC一般包含了highperformance的system busAHB與lowpower的peripheral bus APB。AMBA無疑滿足了這些要求，它最先由ARM指定并維護(hù)，后來隨著影響的擴(kuò)大，許多知名半導(dǎo)體公司都為其發(fā)展完善作出了巨大貢獻(xiàn)。 利于SOC的集成、驗證和測試?yán)硐氲目偩€標(biāo)準(zhǔn)應(yīng)該讓遵循它的各種部件可以即插即用，這種統(tǒng)一性又必須易于實現(xiàn)。另外，如連續(xù)型訪問（burst）可以加快某些快速存儲器的訪問速度；離線型訪問（split）可以讓某些慢速設(shè)備在不占用總線的情況下，先將數(shù)據(jù)準(zhǔn)備好，再發(fā)起相應(yīng)的總線訪問行為。下面便主要介紹AMBA在各方面的優(yōu)勢?，F(xiàn)在的系統(tǒng)芯片動輒數(shù)百萬門、上千萬門，再加上存儲器的面積，已經(jīng)不是普通驗證平臺可以勝任的。這樣的概念已經(jīng)在PC機的主機箱里發(fā)揮到極致，如PCI接口。Avalon總線模塊的一個邏輯示例如圖17所示。OCP是基于定義一套完整通用IP核插座接口標(biāo)準(zhǔn)的互連方案，通過定義IP核與對應(yīng)接口模塊間點到點的接口信號協(xié)議，如數(shù)據(jù)信號、邊帶信號和測試信號等，來實現(xiàn)IP核的可重用、即插即用、認(rèn)證及測試，及不同IP核接口的集成，點到點的接口方式簡單且可完成數(shù)據(jù)的高速傳輸。同CoreConnect相似，AMBA也采用分段多總線體系，定義了三種不同類型的總線：AHB、ASP和APB。構(gòu)建SOC設(shè)計平臺，首先要考慮的便是如何把各功能IP模塊集成起來，亦即片內(nèi)互連結(jié)構(gòu)如何定義，具體來說也就是各功能模塊間的相互通信問題，包括數(shù)據(jù)格式、通信聯(lián)絡(luò)、時序、協(xié)議等方面。IC設(shè)計公司使用單元庫中的元件模型把基于高級語言的行為級描述轉(zhuǎn)換為基于電原理圖的網(wǎng)表。比較起來，以功能組裝為基礎(chǔ)或以設(shè)計復(fù)用為基礎(chǔ)的方法更能適應(yīng)這種關(guān)注焦點的轉(zhuǎn)移，從而滿足SOC的設(shè)計需要。各個領(lǐng)域?qū)嶋H應(yīng)用的總線協(xié)議遠(yuǎn)不止上述幾種。這項名為外圍部件互連的總線有嚴(yán)格的規(guī)范，它保證了這種總線系統(tǒng)具有良好的兼容性，即符合PCI規(guī)范的擴(kuò)展卡可插入任何PCI系統(tǒng)而可靠地工作。VL與EISA不同，實際上不需要有專用芯片，成本只是EISA的一半。系統(tǒng)中主設(shè)備控制Multibus接口，從設(shè)備根據(jù)主設(shè)備提供的設(shè)備地址編碼和命令動作。1991年后推出了第二代EISA芯片組82350DT。整個系統(tǒng)設(shè)計特別注重抗電磁干擾。PC/XT總線自然成為了PC機及其兼容機的總線標(biāo)準(zhǔn)。相比傳統(tǒng)行業(yè)的技術(shù)發(fā)展，總線技術(shù)發(fā)展時間不是很長，但是發(fā)展變化的速度卻是極快。為了簡化硬件電路設(shè)計、簡化系統(tǒng)結(jié)構(gòu)，常用一組線路，配置以適當(dāng)?shù)慕涌陔娐?，與各部件和外圍設(shè)備連接，這組共用的連接線路被稱為總線。它可以支持多個masters管理機制而達(dá)到最大的系統(tǒng)效能，是一個高速、高頻率的總線。碩士研究生學(xué)位論文題目：基于AMBA的手機芯片SOC總線架構(gòu)設(shè)計與應(yīng)用姓 名： 廖 凱 學(xué) 號： 10548086 院 系： 信息科學(xué)與技術(shù)學(xué)院 專 業(yè)： 電子與通信工程 研究方向： 集成系統(tǒng)芯片（SOC） 導(dǎo)師姓名： 王新安 二00八 年 六 月83 / 98版權(quán)聲明任何收存和保管本論文各種版本的單位和個人，未經(jīng)本論文作者同意，不得將本論文轉(zhuǎn)借他人，亦不得隨意復(fù)制、抄錄、拍照或以任何方式傳播。本論文則是基于智能手機開發(fā)當(dāng)中對系統(tǒng)總線的選擇與設(shè)計所做的研究。采用總線結(jié)構(gòu)便于部件和設(shè)備的擴(kuò)充，尤其制定了統(tǒng)一的總線標(biāo)準(zhǔn)則容易使不同設(shè)備間實現(xiàn)互連。以下回顧一下計算機總線的發(fā)展歷程。1984年使用Intel 80286微處理器的IBM PC/AT計算機使用了自己的AT總線?？捎闷胀ㄔ骷涂删幊踢壿嬈骷?gòu)成。其優(yōu)點是集成度高，性能更強，外圍電路少。在主從設(shè)備間交換信息時可允許不同速度的模塊改用Multibus。VL是按32位設(shè)計的，但同樣支持16位，也可以向64位擴(kuò)充。PCI與VL相比有以下優(yōu)點：①正式從32 位升級到64位；②在突發(fā)方式下地址可無限地線性遞增；③傳輸率可增大1 倍； ④擴(kuò)展性極好；⑤可允許5V 供電向3V 平滑過渡；⑥與CPU 無關(guān)，與時鐘頻率無關(guān)，可用于各種平臺，支持多處理器和并發(fā)工作。例如流行的USB及IIC總線等等。在現(xiàn)實的市場上，可以立刻重復(fù)使用的IP模塊很少，因為許多IP在設(shè)計之初都是針對特定的應(yīng)用，而很少考慮到要與外來電路搭配使用。在一定意義上說，生產(chǎn)線提供預(yù)先設(shè)計好的“功能塊”，而設(shè)計公司則是系統(tǒng)集成公司，只不過在這個層次上功能塊的規(guī)模仍然十分小(邏輯門)，設(shè)計公司的工作量仍然十分繁重。此外，在平臺交付給用戶進(jìn)行隨后的開發(fā)，互連結(jié)構(gòu)也決定用戶是否能快速方便地加入自己專用的或第三方的IP模塊。AHB用于高性能、高數(shù)據(jù)吞吐部件，如CPU、DMA、DSP之間的互連，ASP用來作處理器與外設(shè)之間的互連，APB則為系統(tǒng)的低速外部設(shè)備提供低功耗的簡易互連。對連接各接口模塊的片上內(nèi)連總線形式，OCP未作定義，由用戶來擴(kuò)展。表格 7 圖17 Avalon總線模塊邏輯示例圖Avalon采用了開關(guān)結(jié)構(gòu)及從部件仲裁方式提供對主部件的同時互連，外部件與Avalon時鐘同步操作，使用非三態(tài)總線，主、從部件間多種帶寬互連，支持?jǐn)?shù)據(jù)流傳輸?，F(xiàn)在只不過搬到了芯片內(nèi)部，用來統(tǒng)一各個模塊間的連接。不少公司推出了大型驗證平臺的產(chǎn)品，通常由許多巨大的FPGA陣列組成。 AMBA在技術(shù)上的優(yōu)勢如果從數(shù)據(jù)傳送角度來看，任何功能完整的存儲器接口加上適當(dāng)?shù)奈帐謪f(xié)議，都可以滿足片上總線的定義。對各種突發(fā)訪問、亂序訪問將有更好的支持。AMBA協(xié)議是開放的總線協(xié)議，設(shè)計者采用該協(xié)議完全是免費。 課題的意義由于CMOS制造技術(shù)的快速發(fā)展，現(xiàn)今已經(jīng)可以輕易的把數(shù)百萬門的晶體整合到單一晶片IC(Intergrated Circuit)上。System bus是負(fù)責(zé)連接如ARM之類的embedded processor與DMA controller,onchip memory和其他interface,而peripheral bus則是用來連接系統(tǒng)的周邊元件，其protocol相對AHB來講較為簡單，與AHB之間則通過Bridge相連，一個典型的AMBA架構(gòu)如圖21所示。(4) AHB譯碼器(decoder)譯碼每次傳輸?shù)牡刂?，提供傳輸中涉及的從設(shè)備的選擇信號。HCLK系統(tǒng)總線時鐘。HSIZE[3:0]傳輸大小信號，表明傳輸?shù)臄?shù)據(jù)寬度為多大，典型值有:字節(jié)(8位)、半字(16位)和字(32位)。其寬度可擴(kuò)展到1024位。表格 16 表27 AHB SPLIT能力信號 AHB基本傳輸AHB傳輸由兩部分組成：地址段和數(shù)據(jù)段。一般當(dāng)某主設(shè)備獲得總線所有權(quán)，但又不進(jìn)行數(shù)據(jù)傳輸時使用。但是這次從設(shè)備不能完成，所以從設(shè)備使用HREADY信號插入一個單周期的等待。在AHB協(xié)議中猝發(fā)傳輸類型由信號HBURST[2:0]指明。在一個猝發(fā)過程中，其地址變化不能穿越1 kByte邊界。具體傳輸響應(yīng)倩況有以下幾種方式：(1)立即完成傳輸(2)插入一個或多個等待狀態(tài)后完成傳輸(3)發(fā)出錯誤信號表明傳輸失敗(4)延遲傳輸完成，但允許主設(shè)備和從設(shè)備撤離總線，留給別的傳輸使用 傳輸響應(yīng)類型在AHB協(xié)議中傳輸響應(yīng)可分為4種類型，由信號HRESP[1:0]指明。兩個周期的響應(yīng)是由AHB總線的流水特性決定的?？偩€主設(shè)備按相同的方式對待SPLIT響應(yīng)，即將繼續(xù)請求總線重試傳輸，直到傳輸成功完成或發(fā)生了傳輸錯誤。若主設(shè)備在進(jìn)行當(dāng)前猝發(fā)傳輸之后緊接著還要執(zhí)行下一個猝發(fā)傳輸，應(yīng)在當(dāng)前猝發(fā)傳輸期間重新將總線請求信號置為有效，若主設(shè)備在猝發(fā)傳輸過程中失去對總線的訪問，它必須重新將總線請求信號置為有效以便下次獲得對總線的訪問。與此同時，主設(shè)備必須調(diào)整HBURST和HTRANS信號，沒有必要再執(zhí)行一個完整的4, 8或16拍的猝發(fā)傳輸。APB外圍總線的工作過程可由圖2－10所示的工作狀態(tài)機描述。AHB總線上的元件都是同步電路，其中master主負(fù)責(zé)提供地址和控制信號去啟動一個讀或者寫操作；slave則依照master發(fā)出的讀寫要求來進(jìn)行資料的傳輸，并作出如成功、失敗或者資料傳輸中的回應(yīng)信號。此外還有一個AHB默認(rèn)主設(shè)備，當(dāng)沒有主設(shè)備被授權(quán)時其將占用總線，但它只能發(fā)出IDLE類型傳輸。如果前一次傳輸中插入了等待狀態(tài)，則主設(shè)備對總線的占有權(quán)將被延遲。當(dāng)主設(shè)備申請訪問AHB總線時。以保證在任何情況下均可以進(jìn)行AMBA總線的測試；微處理器(一般為ARM核)的優(yōu)先級則被設(shè)為最低：其他的主設(shè)備可以根據(jù)實際的需要設(shè)定相應(yīng)的優(yōu)先級。仲裁器使用了一個狀態(tài)機來控制locked傳輸，它包括四個工作狀態(tài)：正常狀態(tài)(Norma1)，鎖定狀態(tài)(Locked)，分立狀態(tài)(Split)和最后一個鎖定狀態(tài)(Last Locked)。Master會在時鐘的上升沿采樣HGRANT信號，當(dāng)采樣到HGRANT有效，并且HERADY同時為高電平時，表示該master獲得了總線的訪問權(quán)并且可以開始傳輸。若所有的master都收到SPLIT的響應(yīng)信號，則仲裁器會把總線訪問移交給dummy master(一種只會發(fā)出IDLE傳輸?shù)膍aster).當(dāng)回應(yīng)SPLIT的slave處理完傳輸?shù)囊蠛螅瑫l(fā)出HSPLIT[15:0]的信號給master o 仲裁器會在時鐘的每一個上升沿采樣HSPLIT[15:0]，當(dāng)它收到HSPLIT[15:0]后，會將原來被屏蔽掉的master的總線優(yōu)先權(quán)解封，這樣master的優(yōu)先權(quán)就會回復(fù)原來的狀態(tài)而有機會去重新獲得總線訪問權(quán)。Default maste