【正文】 TD_LOGIC。DOUT:OUT STD_LOGIC_VECTOR(31 DOWNTO 0))。END FREQTEST。ARCHITECTURE struc OF FREQTEST ISCOMPONENT FTCTRLPORT(CLKK:IN STD_LOGIC。CNT_EN:OUT STD_LOGIC。RST_CNT:OUT STD_LOGIC。LOAD:OUT STD_LOGIC)。END COMPONENT。COMPONENT COUNTER32BPORT(FIN:IN STD_LOGIC。CLR:IN STD_LOGIC。ENABL:IN STD_LOGIC。DOUT:OUT STD_LOGIC_VECTOR(31 DOWNTO 0))。END COMPONENT。COMPONENT REG32BPORT (LK:IN STD_LOGIC。DIN:IN STD_LOGIC_VECTOR(31 DOWNTO 0)。DOUT:OUT STD_LOGIC_VECTOR(31 DOWNTO 0))。END COMPONENT。SIGNAL TSTEN1:STD_LOGIC。SIGNAL CLR_CNT1:STD_LOGIC。SIGNAL LOAD1:STD_LOGIC。SIGNAL DTO1:STD_LOGIC_VECTOR(31 DOWNTO 0)。SIGNAL CARRY_OUT1:STD_LOGIC_VECTOR(6 DOWNTO 0)。BEGINU1:FTCTRL PORT MAP(CLKK=CLK1HZ,CNT_EN=TSTEN1,RST_CNT=CLR_CNT1,LOAD=LOAD1)。U2:REG32B PORT MAP(LK=LOAD1,DIN=DTO1,DOUT=DOUT)。U3:COUNTER32B PORT MAP(FIN=FSIN,CLR=CLR_CNT1,ENABL=TSTEN1,DOUT=DTO1)。END struc。 調(diào)試與仿真（1）打開Quartus II，點(diǎn)File新建一個(gè)VHDL文件。（2）建立VHDL文件后把程序輸入，保存，以“CNT5”命名，開始仿真。（3）沒有錯(cuò)誤進(jìn)行下一步。（4）新建一個(gè)“Block Diagram/ Schmatic File”，雙擊鼠標(biāo)，調(diào)入生成的BDF文件，這樣就可以開始連接總體電路，并進(jìn)行仿真了。（5）新建波形文件。（6）設(shè)置仿真時(shí)間區(qū)域。通常時(shí)間設(shè)置在數(shù)十微妙間。（7）存盤，把CNT5端口信號名選入波形編輯器中。（8）編輯輸入波形CLK波形。（9）然后電擊仿真，查看仿真報(bào)告中的波形圖，完成仿真。 設(shè)計(jì)結(jié)果PWM控制電路由細(xì)分計(jì)數(shù)器和脈寬計(jì)數(shù)器組成。細(xì)分計(jì)數(shù)器確定脈沖寬度，脈寬計(jì)數(shù)器在CLK0的激勵(lì)下輸出從0開始的逐漸增大的鋸齒波。兩路計(jì)數(shù)器的輸出同時(shí)加在數(shù)字比較器上，當(dāng)脈寬計(jì)數(shù)器輸出值小于細(xì)分計(jì)數(shù)器輸 出的規(guī)定值時(shí)，比較器輸出低電平；當(dāng)脈寬計(jì)數(shù)器輸出值大于細(xì)分計(jì)數(shù)器輸出的規(guī)定值時(shí)， 比較器輸出高電平。改變脈寬計(jì)數(shù)器的設(shè)定值，就可以改變PWM輸出信號的占空比。為了便于連續(xù)變速控制，在計(jì)數(shù)器的CLK 端通過“與”門，加入了C K2外部變速控制附加時(shí)鐘，并由EN信號控制是否允許變速。采用FPGA的PWM控制仿真輸出波形，每個(gè)PWM周期32個(gè)時(shí)鐘周期CLK0所組成。脈寬計(jì)數(shù)器設(shè)定值為0BH，當(dāng)脈寬計(jì)數(shù)器t b的計(jì)數(shù)值小于0BH時(shí)，H橋的反轉(zhuǎn)控制信號F為高電平，而在大于0BH到1FH之間F輸出低電平。通過DECD改變計(jì)數(shù)器設(shè)定值，可以改變1個(gè)PWM周期中高低電平的比值，即PWM輸出信號的占空比。驅(qū)動(dòng)直流電機(jī)轉(zhuǎn)動(dòng)的是PWM電流的平均值，P WM輸出信號的占空比變化，從而也改變了直流電機(jī)的轉(zhuǎn)速。計(jì)算機(jī)仿真結(jié)果表明，F(xiàn)PGA電動(dòng)機(jī)控制電路能有效地產(chǎn)生PWM控制信號控制電機(jī)的轉(zhuǎn)速，且控制精度由FPGA中的數(shù)字比較器決定。仿真和對直流電機(jī)控制的結(jié)果表明，該電路能有效地產(chǎn)生PWM控制信號控制電機(jī)的轉(zhuǎn)速，控制精度由FPGA中的脈寬數(shù)字比較器決定。本設(shè)計(jì)中采用的比較器為5位，若增加數(shù)字比較器的位數(shù)，就可以提高電機(jī)轉(zhuǎn)速的控制精度。 用FPGA的I /O口產(chǎn)生PWM控制信號，一片F(xiàn)PGA可以同時(shí)輸出多路PWM信 號。電路中省去了D/A轉(zhuǎn)換器，使電路變得更加簡潔，同時(shí)也降低控制器的成本。FPGA內(nèi)部采用狀態(tài)機(jī)結(jié)構(gòu)，遇到干擾時(shí)，能很快從異常狀態(tài)轉(zhuǎn)入正常工作狀態(tài)，保證了控制系統(tǒng)具有高的可靠性?？偨Y(jié)畢業(yè)論文是本科學(xué)習(xí)階段一次非常難得的理論與實(shí)際相結(jié)合的機(jī)會，通過這次比較完整的FPGA電機(jī)脈寬調(diào)制設(shè)計(jì)，我擺脫了單純的理論知識學(xué)習(xí)狀態(tài)，和實(shí)際設(shè)計(jì)的結(jié)合鍛煉了我的綜合運(yùn)用所學(xué)的專業(yè)基礎(chǔ)知識，解決實(shí)際工程問題的能力，同時(shí)也提高我查閱文獻(xiàn)資料、設(shè)計(jì)手冊、設(shè)計(jì)規(guī)范以及電腦制圖等其他專業(yè)能力水平，而且通過對整體的掌控，對局部的取舍，以及對細(xì)節(jié)的斟酌處理，都使我的能力得到了鍛煉，經(jīng)驗(yàn)得到了豐富，并且意志品質(zhì)力，抗壓能力及耐力也都得到了不同程度的提升。這是我們都希望看到的也正是我們進(jìn)行畢業(yè)設(shè)計(jì)的目的所在。提高是有限的但提高也是全面的，正是這一次設(shè)計(jì)讓我積累了無數(shù)實(shí)際經(jīng)驗(yàn)，使我的頭腦更好的被知識武裝了起來，也必然會讓我在未來的工作學(xué)習(xí)中表現(xiàn)出更高的應(yīng)變能力，更強(qiáng)的溝通力和理解力。本次畢業(yè)設(shè)計(jì)給了我很大的信心，讓我了解專業(yè)知識的同時(shí)也對本專業(yè)的發(fā)展前景充滿信心，在FPGA設(shè)計(jì)中我學(xué)習(xí)一些新的技術(shù)和設(shè)備，也讓我知道自己的不足，這不會給我打擊只會更好的鞭策我前行，今后我更會關(guān)注新技術(shù)新設(shè)備新工藝的出現(xiàn)，并爭取盡快的掌握這些先進(jìn)的知識，更好的為祖國的四化服務(wù)。致 謝經(jīng)過三個(gè)多月的畢業(yè)設(shè)計(jì)，我們終于把基于FPGA直流電機(jī)的脈寬調(diào)制控制完成了。看著自己辛辛苦苦換來的勞動(dòng)成果，有一點(diǎn)欣慰。在親手研究了，制作了，編寫了才知道設(shè)計(jì)不是那么容易。在這里，我衷心的感謝精心指導(dǎo)我完成畢業(yè)設(shè)計(jì)的周熊老師。從開始對課題的分析，分析FPGA的設(shè)計(jì)的可行性，設(shè)計(jì)電路的可行性，在查閱了很多材料，請教了周老師，詳細(xì)了解了本次設(shè)計(jì)的電路信息，在這一步步的摸索中，我們學(xué)到了很多。畫流程圖，設(shè)計(jì)電路圖，分析程序等等，我的思路終于在分析→設(shè)計(jì)→修改中不斷清晰起來。接下來的主模塊的設(shè)計(jì)：分析電路以及仿真更是失敗→修改→失敗→修改的循環(huán)，累積的失敗終于達(dá)到由量變到質(zhì)變的轉(zhuǎn)化，在不斷調(diào)試中我成功了，雖然我做的FPGA系統(tǒng)有很多情況沒有考慮進(jìn)去，但是經(jīng)過我們的努力，我們達(dá)到了老師的在設(shè)計(jì)中不斷提出的高于設(shè)計(jì)任務(wù)的要求，能夠認(rèn)真地完成論文。在這里，感謝母校四年來對我的培育，也感謝學(xué)校安排這樣一次讓我實(shí)踐的機(jī)會，經(jīng)過周老師精心的安排和指導(dǎo)，嚴(yán)格的監(jiān)督，我能夠按部就班地完成設(shè)計(jì)任務(wù)。在整個(gè)畢業(yè)設(shè)計(jì)中我的成功設(shè)計(jì)離不開周老師的精心指導(dǎo)，設(shè)計(jì)中更大的收獲是讓我看到了一位老師的博大學(xué)識和人格魅力，我的設(shè)計(jì)總有我自己看不到的錯(cuò)誤，多虧了周老師給我細(xì)心的幫助，使我能很快的找到錯(cuò)誤，完成修改和設(shè)計(jì)。在這里，我衷心的說聲：“謝謝您，周老師，您辛苦了！衷心感謝您的悉心指導(dǎo)和耐心解答?！边@個(gè)課題的設(shè)計(jì)僅僅是對FPGA開發(fā)的嘗試，限于我的水平和經(jīng)驗(yàn)，加之設(shè)計(jì)時(shí)間又比較倉促，系統(tǒng)難免有不足之處，再次誠摯的希望各位老師和同學(xué)不吝指正和批評。參 考 文 獻(xiàn)[1] 林桂花，李戈文.《直流電動(dòng)機(jī)PWM調(diào)速的軟件實(shí)現(xiàn)》.大連職業(yè)技術(shù)學(xué)院 信息技術(shù)系，遼寧 大連 116023[2] 李衛(wèi)平，張秀彬.《一種高效PWM變換電路的研究》.上海交通大學(xué)信息與控制工程系上海交通大學(xué)學(xué)報(bào)，第32卷第6期 1998年6月[3] 丁則信.《直流伺服電機(jī)的限流與穩(wěn)速控制》.東南大學(xué)（210008）[4] 高文燕.《直流無刷電動(dòng)機(jī)轉(zhuǎn)速的測量》.《計(jì)量與測試技術(shù)》，[5] [6] 維普網(wǎng) .維普資訊中文期刊專業(yè)文章。[7] 龐啟淮等.《小功率電動(dòng)機(jī)應(yīng)用技術(shù)手冊》.北京: 機(jī)械工業(yè)出版社, 1990: 316 ～ 320[8] 羅冬梅, 梁桂慶.《基于CAD CAM 一體化的線切割》.自動(dòng)編程技術(shù)。 電加工，1995,[9] 金茂椿，魏家軾.《電機(jī)與控制》.電子科技大學(xué)出版社 1992[10] 趙可斌，陳國雄.《電力電子變流技術(shù)》.上海: 上海交通大學(xué)出版社, 1994[11] 李思林.《插補(bǔ)原理. 機(jī)械工業(yè)出版社》, 1986[12]《Hua G C. Novel zero2 voltage2t ransit ion PWM converters . IEEE 》.Transitions on Power Electronics, 1994, 9 (2) : 213～219[13]《Hua G C. Novel zero2 cur rent2t ransit ion PWM converters . IEEE》 Transact ions on Power Electronics, 1994, 9 (6) : 601 ～606[14] 潘松，黃繼業(yè)編著.《EDA技術(shù)使用教程》（第三版）.科學(xué)出版社 2006[15]《國外電子元器件》.1998年第 11期 1998年 11月[16] 王振紅編.《VHDL數(shù)字電路設(shè)計(jì)與應(yīng)用實(shí)踐教程》.[17] 黃智偉.《全國大學(xué)生電子設(shè)計(jì)競賽訓(xùn)練教程》.北京：電子工業(yè)出版社，2005年[18] 陳大欽.《電子技術(shù)基礎(chǔ)實(shí)驗(yàn)》.北京： 高等教育出版社 。 2000年． [19] Altera公司主頁. [20] Quartus II software for the design process附錄 FPGA直流電機(jī)控制模塊結(jié)構(gòu)圖FPGA 42