【正文】 硬件描述語(yǔ)言爭(zhēng)論不休，目前的情況是各有千秋。在美國(guó)，高層次數(shù)字系統(tǒng)設(shè)計(jì)領(lǐng)域中，應(yīng)用Verilog和VHDL的比率是80%和20%；日本和我國(guó)臺(tái)灣省與美國(guó)相同；而在歐洲VHDL發(fā)展得比較好。在中國(guó)大陸，國(guó)內(nèi)大多數(shù)集成電路設(shè)計(jì)公司都采用Verilog。Verilog是專門(mén)為復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)仿真而開(kāi)發(fā)的，本身就非常適合復(fù)雜數(shù)字邏輯電路和系統(tǒng)的仿真和綜合。由于Verilog在其門(mén)級(jí)描述的底層，也就是在晶體管開(kāi)關(guān)的描述方面比VHDL有更強(qiáng)的功能，所以即使是VHDL的設(shè)計(jì)環(huán)境，在底層實(shí)質(zhì)上也是有Verilog HDL描述的器件庫(kù)支持的。1998年通過(guò)的Verilog HDL新標(biāo)準(zhǔn)，把Verilog HDLA并入Verilog HDL新標(biāo)準(zhǔn)，使其不僅支持?jǐn)?shù)字邏輯電路的描述還支持模擬電路的描述，因此在混合信號(hào)的電路系統(tǒng)的設(shè)計(jì)中，它會(huì)有更廣泛的應(yīng)用。在深亞微米ASIC和高密度FPGA已成為電子設(shè)計(jì)主流的今天，Verilog的發(fā)展前景是非常遠(yuǎn)大的。2001年3月，Verilog IEEE13642001標(biāo)準(zhǔn)的公布，使得Verilog語(yǔ)言在綜合和仿真性能方面都有大幅度的提高，更加證明了Verilog的發(fā)展前景。Verilog較為適合系統(tǒng)級(jí)（System）、算法級(jí)（Alogrithem）、寄存器傳輸級(jí)（RTL）、邏輯級(jí)（Logic）、門(mén)級(jí)（Gate）和電路開(kāi)關(guān)級(jí)（Switch）的設(shè)計(jì)，而對(duì)于特大型（千萬(wàn)門(mén)級(jí)以上——的系統(tǒng)級(jí)（System）設(shè)計(jì)，則VHDL更為合適。由于這兩種HDL語(yǔ)言還處在不斷發(fā)展的過(guò)程中，它們都會(huì)逐步地完善自己。 FPGA設(shè)計(jì)本系統(tǒng)設(shè)計(jì)輸入采用Verilog HDL文本方式，其特點(diǎn)是通用性和可移植性較強(qiáng)，而且方便調(diào)試。系統(tǒng)硬件描述示意圖如圖62所示，F(xiàn)PGA內(nèi)部由兩大模塊組成，即系統(tǒng)功能模塊和鍵盤(pán)顯示模塊。鍵盤(pán)顯示模塊與外部的鍵盤(pán)顯示電路板相連，在內(nèi)部與系統(tǒng)功能模塊相連，于是我們就可以通過(guò)按鍵來(lái)改變系統(tǒng)的參數(shù)，也可以通過(guò)數(shù)碼管看到需要的數(shù)據(jù)，是調(diào)節(jié)和測(cè)試必不可少的部分。 圖62 系統(tǒng)硬件描述示意圖系統(tǒng)功能模塊用于實(shí)現(xiàn)電機(jī)的變頻調(diào)速控制，它又由4倍頻電路模塊、位置檢測(cè)模塊、速度計(jì)算模塊、PI調(diào)節(jié)模塊等組成。以下對(duì)每個(gè)模塊分別介紹。 4倍頻電路的設(shè)計(jì)在有些專用于電機(jī)控制的DSP芯片中，一般都有QEP電路，作用是對(duì)A、B脈沖4倍頻，提高位置檢測(cè)和速度測(cè)量的精度。而本次所用FPGA芯片，沒(méi)有現(xiàn)成的4倍頻電路，需要自己設(shè)計(jì)。設(shè)計(jì)4倍頻電路的方法有很多，由于本系統(tǒng)高精度、高穩(wěn)定性的要求，在此介紹一種簡(jiǎn)單且可靠的方法。前面已經(jīng)提到，A、B脈沖相位差為，那么如果我們對(duì)A、B的狀態(tài)進(jìn)行編碼，在一個(gè)周期我們可以得到四種不同的狀態(tài)，如下圖63所示：圖63 A，B信號(hào)電平編碼圖從圖中很容易看出，電機(jī)正轉(zhuǎn)和反轉(zhuǎn)時(shí)，會(huì)有兩種不同的狀態(tài)變化。當(dāng)電機(jī)正轉(zhuǎn)時(shí)，A、B電平的狀態(tài)變化為，而當(dāng)電機(jī)反轉(zhuǎn)時(shí)，A、B電平的狀態(tài)變化為。那么我們只需要設(shè)置一個(gè)計(jì)數(shù)器，當(dāng)A、B電平的狀態(tài)變化為中的一種時(shí)，進(jìn)行加1操作，而當(dāng)A、B電平的狀態(tài)變化為中的一種時(shí)，進(jìn)行減1操作，這樣每個(gè)A或B脈沖被平均分成了四份，每份用A、B的某一個(gè)電平狀態(tài)來(lái)表示，實(shí)現(xiàn)的對(duì)A、B脈沖的4倍頻。 位置檢測(cè)模塊設(shè)計(jì)位置檢測(cè)模塊用來(lái)檢測(cè)轉(zhuǎn)子的實(shí)際位置。我們?cè)O(shè)置一個(gè)防飽和計(jì)數(shù)器，將其上限設(shè)為9999。系統(tǒng)復(fù)位后，轉(zhuǎn)子的初始位置讀入計(jì)數(shù)器（初始位置的檢測(cè)方法像見(jiàn)第四章），然后我們?cè)O(shè)計(jì)一個(gè)寄存器用來(lái)保存A、B信號(hào)上一個(gè)電平狀態(tài)，將當(dāng)前A、B信號(hào)編碼和前一個(gè)編碼進(jìn)行比較，便根據(jù)A、B信號(hào)電平狀態(tài)的變化進(jìn)行加1或減1操作。即狀態(tài)的改變反應(yīng)電機(jī)正轉(zhuǎn)時(shí)，執(zhí)行加1操作，反之則減1，狀態(tài)圖如圖64所示，當(dāng)出現(xiàn)其他情況時(shí)，認(rèn)為出錯(cuò)，計(jì)數(shù)器的值不變。此外，該模塊還引用了全局時(shí)鐘同步計(jì)數(shù)操作，而且由于只有在同步時(shí)鐘上升沿出現(xiàn)干擾信號(hào)，才會(huì)影響計(jì)數(shù)器計(jì)數(shù)，所以時(shí)鐘的引入，大大提高了該模塊抗干擾的能力。圖64 計(jì)算器操作狀態(tài)圖該模塊仿真波形如圖65，圖中clkf4頻率和全局時(shí)鐘一樣為20Mhz，A、B信號(hào)為相位差為的脈沖序列，Z為精確定位信號(hào)，Pos為轉(zhuǎn)子的位置。從波形圖中可以看到， A、B信號(hào)編碼改變時(shí)，轉(zhuǎn)子位置根據(jù)A、B信號(hào)超前滯后的關(guān)系加1或減1，且當(dāng)轉(zhuǎn)子轉(zhuǎn)過(guò)一圈時(shí)，計(jì)數(shù)器剛好計(jì)到9999，轉(zhuǎn)子位置被分成10000等份，大大提高了位置測(cè)量的精度。圖65 位置檢測(cè)仿真波形 測(cè)速模塊設(shè)計(jì)速度計(jì)算的方法在第4章中已詳細(xì)討論，由于時(shí)間關(guān)系，本次實(shí)驗(yàn)只嘗試了用M算法和T算法進(jìn)行測(cè)速。M算法比較簡(jiǎn)單，即在一定的時(shí)間內(nèi)，讀取編碼器產(chǎn)生脈沖的個(gè)數(shù)，便可算得轉(zhuǎn)子的速度。而T算法則是在兩個(gè)反饋脈沖之間測(cè)量高頻脈沖數(shù)得到時(shí)間，從而算出轉(zhuǎn)子的速度。以下主要介紹M法測(cè)速。由于電機(jī)運(yùn)行速率較低，速度采樣時(shí)間我們?nèi)?ms。我們可以設(shè)置一個(gè)計(jì)數(shù)器，當(dāng)A、B信號(hào)編碼改變時(shí)，我們便根據(jù)情況加1或減1，每隔6ms我們讀入計(jì)數(shù)器的值，減去上一次所讀取的數(shù)值，所得值就是我們要獲得的脈沖個(gè)數(shù)。與上次不同的是，我們這次所設(shè)置的計(jì)算器沒(méi)有防飽和，而是讓它自動(dòng)溢出。因?yàn)樵趘erilog HDL語(yǔ)言中，減法運(yùn)算為補(bǔ)碼運(yùn)算，這樣做就可以使得電機(jī)轉(zhuǎn)了一周回到零點(diǎn)或是計(jì)數(shù)器溢出時(shí)不會(huì)出錯(cuò)。但是當(dāng)電機(jī)反轉(zhuǎn)時(shí)，我們得到的是負(fù)數(shù)的補(bǔ)碼，可能會(huì)是一個(gè)很大的正數(shù)，顯然它是錯(cuò)誤的。所以我們必須作出適當(dāng)?shù)奶幚?。電機(jī)的轉(zhuǎn)向判斷，只需一個(gè)D觸發(fā)器，A信號(hào)作為時(shí)鐘輸入，B信號(hào)作為輸入信號(hào)，那么根據(jù)輸出值就可以判斷電機(jī)的轉(zhuǎn)向了。具體硬件實(shí)現(xiàn)方法如下圖所示。圖66 方向判斷硬件圖當(dāng)輸出信號(hào)speed_sign為0時(shí)，電機(jī)正轉(zhuǎn)，當(dāng)speed_sign為1時(shí)，則表示電機(jī)反轉(zhuǎn)，這樣我們便很容易確定速度的正負(fù)號(hào)。這個(gè)方法雖然簡(jiǎn)單，但是在轉(zhuǎn)向改變的一瞬間，A脈沖還沒(méi)出現(xiàn)，那么speed_sign的值不會(huì)變，依然認(rèn)為電機(jī)是正轉(zhuǎn)。如果此時(shí)數(shù)據(jù)被讀入，就會(huì)出現(xiàn)錯(cuò)誤。還有一種方法，就是我們?cè)贏、B信號(hào)編碼改變的時(shí)候，直接確定speed_sign的值。這樣即使A脈沖沒(méi)有出現(xiàn)，只要出現(xiàn)了B脈沖，就可以判斷電機(jī)的轉(zhuǎn)向了，大大降低了出現(xiàn)錯(cuò)誤的概率。要注意的是這兩種方法只能判斷瞬時(shí)的轉(zhuǎn)向，而在6ms中電機(jī)的平均速度并不一定為負(fù)。為了測(cè)出6ms中電機(jī)的平均速度，我們采用如下方法。我們可以估計(jì)速度的最大值，使得計(jì)數(shù)器以及速度值的位數(shù)大于速度最大值的位數(shù)，那么電機(jī)反轉(zhuǎn)時(shí)，由于相減為負(fù)，速度最高位必然為一，所以速度的最高位，可以作為平均速度的符號(hào)av_sign.以下是速度計(jì)算模塊的仿真波形,其中clk為全局時(shí)鐘，speed_sign為瞬時(shí)轉(zhuǎn)向，av_sign為平均速度的符號(hào)。圖67 測(cè)速模塊仿真波形 PI調(diào)節(jié)模塊設(shè)計(jì)在控制工程實(shí)踐中，PI控制器主要用來(lái)改善系統(tǒng)的穩(wěn)態(tài)性能。由于它的結(jié)構(gòu)簡(jiǎn)單，而且不一定需要系統(tǒng)的確切數(shù)學(xué)模型，參數(shù)易于調(diào)整，已經(jīng)成為是連續(xù)系統(tǒng)中技術(shù)成熟且應(yīng)用廣泛的一種調(diào)節(jié)器。其輸出信號(hào)同時(shí)成比例地反號(hào)及其積分，即： （61）其中為調(diào)節(jié)其的輸出信號(hào)，為速度偏差信號(hào)，將其離散化，即可以得到： （62）其中 為采樣周期， 為比例系數(shù)， 為積分系數(shù)。為便于實(shí)現(xiàn)，將其進(jìn)一步變化可以得到： （63）從以上公式可以看出，我們只需設(shè)計(jì)兩個(gè)寄存器，一個(gè)用于保存上一次的速度差的值，另一個(gè)用于保存上一次的PI輸出，便可根據(jù)上式實(shí)現(xiàn)PI調(diào)節(jié)。其中和的范圍由電機(jī)參數(shù)決定，并且需要進(jìn)行實(shí)驗(yàn)來(lái)確定其具體值。這里我們加入PI參數(shù)接口模塊，通過(guò)按鍵或上位機(jī)方便地修改PI調(diào)節(jié)器參數(shù)。仿真波形如下圖所示：圖68 PI模塊仿真波形 讀表模塊和輸出控制模塊的設(shè)計(jì)讀表模塊的功能是讀取ROM中的正弦表或速度曲線等速據(jù)，再將數(shù)據(jù)發(fā)出。它由兩部分組成，地址指針和數(shù)據(jù)ROM。以讀正弦表模塊為例，我們根據(jù)第二章的矢量控制原理，將轉(zhuǎn)子位置數(shù)值做出相應(yīng)變化后作為地址指針，ROM則由Quartus Ⅱ軟件中的LPM_ROM模塊構(gòu)成，能達(dá)到最優(yōu)設(shè)計(jì)，LPM_ROM由FPGA中的EAB或ESB實(shí)現(xiàn)。輸出控制模塊的功能則是根據(jù)外部硬件的要求，輸出相應(yīng)的控制信號(hào)，并按芯片所要求的時(shí)序和規(guī)則輸出數(shù)據(jù)。讀正弦表模塊有三個(gè)輸出，分別為電機(jī)三相電流相位。而數(shù)據(jù)輸出必須根據(jù)第二片D/A的控制信號(hào)嚴(yán)格控制其時(shí)序，為保證時(shí)序的正確性，在這里將讀正弦表模塊和輸出控制模塊用同一個(gè)狀態(tài)機(jī)來(lái)實(shí)現(xiàn)。以下給出了該模塊的仿真波形，其中CS1，LS1，CS2，LS2，DS0和DS1為控制信號(hào)，DATOUT為輸出數(shù)據(jù)。圖69 輸出控制模塊仿真波形7 實(shí)驗(yàn)結(jié)果用永磁同步電機(jī)對(duì)本系統(tǒng)做了實(shí)驗(yàn)，所用電機(jī)參數(shù)與第三章使用的永磁同步電機(jī)參數(shù)相同，極對(duì)數(shù)為4，電機(jī)空載運(yùn)行。，、V相對(duì)地和U、W相對(duì)地的電壓波形。運(yùn)放輸出對(duì)地為單極性，圖71 U、V相對(duì)地電壓波形 圖72 U、W相對(duì)地電壓波形圖73是U、V兩相的定子電流波形，圖中電流具有較好的正弦性，U相電流超前V相電流。根據(jù)同步電機(jī)的轉(zhuǎn)速公式可以算得電流周期為，因此，當(dāng)電機(jī)轉(zhuǎn)速為 時(shí)，定子電流周期應(yīng)為667ms，圖73 中波形的電流周期與計(jì)算值相符。圖73 、V相電流波形轉(zhuǎn)速波形用QuartusⅡ軟件中的SignalTapⅡ直接測(cè)出。SignalTapⅡ嵌入式邏輯分析儀提供了一種對(duì)器件進(jìn)行實(shí)時(shí)測(cè)試的手段。它可以隨設(shè)計(jì)文件一起下載到目標(biāo)芯片中，用以捕捉目標(biāo)芯片中信號(hào)節(jié)點(diǎn)處的信息，而不影響芯片的正常工作。本次實(shí)驗(yàn)用SignalTapⅡ測(cè)得轉(zhuǎn)速信號(hào)波形如下圖所示。圖74 轉(zhuǎn)速波形為了更清楚的反應(yīng)伺服系統(tǒng)調(diào)速過(guò)程，我們采集編碼器的輸出數(shù)據(jù)，通過(guò)DSP處理之后把位置信息傳送到PC機(jī)，再通過(guò)上位機(jī)軟件對(duì)這些數(shù)據(jù)進(jìn)行處理，計(jì)算出轉(zhuǎn)速信息。由于在整個(gè)采集、處理、計(jì)算的過(guò)程中，和控制系統(tǒng)沒(méi)有任何關(guān)系，所以可以認(rèn)為轉(zhuǎn)速的測(cè)量是精確可靠的。電機(jī)恒速運(yùn)行在10下的電流轉(zhuǎn)速波形分別如圖776所示。其中通道1為放大前電流信號(hào)，通道2為放大后電流信號(hào)。可以看出電流波形的正弦性不是很好，這是克服齒槽轉(zhuǎn)矩等影響時(shí)造成的，使得電機(jī)輸出的電磁轉(zhuǎn)矩會(huì)有一定的波動(dòng)，不過(guò)隨著電機(jī)轉(zhuǎn)速的升高，電機(jī)輸出的電磁轉(zhuǎn)矩增大，齒槽轉(zhuǎn)矩在其中的比例減小，影響減弱，那么電機(jī)電流波形正弦性就會(huì)變好。 （a）定子電流波形 （b）轉(zhuǎn)速波形圖75 轉(zhuǎn)速為2rpm的試驗(yàn)結(jié)果 （a）定子電流波形 （b）轉(zhuǎn)速波形圖76 轉(zhuǎn)速為10rpm的試驗(yàn)結(jié)果全文總結(jié)由于永磁同步電機(jī)具有一些無(wú)法比擬的優(yōu)點(diǎn)，在高精度要求的伺服應(yīng)用場(chǎng)合，由其構(gòu)成交流伺服系統(tǒng)已成為主流。本文在參考和總結(jié)國(guó)內(nèi)外文獻(xiàn)的基礎(chǔ)上，研究了一套基于FPGA的數(shù)字伺服系統(tǒng)，主要完成了以下工作：（1）結(jié)合國(guó)內(nèi)外文獻(xiàn)給出了永磁同步電機(jī)數(shù)學(xué)模型，分析了其矢量控制原理并給出了控制框圖。（2）講述了單電源線性放大電路的設(shè)計(jì)方法，并驗(yàn)證其可行性。有些用于航天級(jí)以及軍用級(jí)的伺服系統(tǒng)，對(duì)電源要求比較嚴(yán)格，供電電源只能用到177。12V給運(yùn)放供電以及+27V給功率放大器供電，那么就必須用到基于單電源功率放大器的三相放大電路。（3）。然后結(jié)合實(shí)際使用的混合式光電編碼器，介紹了位置檢測(cè)的方法，并描述了三種基本的速度檢測(cè)算法，指出了各方法適用的場(chǎng)合及優(yōu)缺點(diǎn)。（4）設(shè)計(jì)了基于FPGA的單芯片伺服系統(tǒng)，介紹了系統(tǒng)的硬件組成以及FPGA功能模塊的設(shè)計(jì)，對(duì)每個(gè)模塊作了仿真。并通過(guò)實(shí)驗(yàn)驗(yàn)證了基于FPGA控制方案的可行性。在本文的基礎(chǔ)上，以下幾個(gè)方面還有待進(jìn)一步的研究：（1）控制方案目前實(shí)現(xiàn)了恒速運(yùn)行，還有變速運(yùn)行模式和定點(diǎn)模式，需增加新的功能模塊方可實(shí)現(xiàn)這兩種模式。（2）轉(zhuǎn)速濾波對(duì)于高精度的伺服系統(tǒng)是必不可少的?？梢栽贔PGA控制系統(tǒng)中嘗試Kalman濾波，驗(yàn)證其可行性及效果。（3）可以嘗試采用一些新的控制策略，比如模糊控制、自適應(yīng)控制等，比較伺服系統(tǒng)的性能和精度等有無(wú)改善。致 謝歲月匆匆，時(shí)光飛逝，轉(zhuǎn)眼間三年的研究生學(xué)習(xí)生活即將結(jié)束，能夠在美麗的喻園度過(guò)人生最為美好的時(shí)光，能夠得到淵博而又和藹的先生的教導(dǎo)，能夠在學(xué)習(xí)生活中遇到這么多的好同學(xué)、好朋友，我感到非常的幸福。首先向恩師黃聲華教授致以最忠心的謝意。黃老師淵博的知識(shí)、嚴(yán)謹(jǐn)治學(xué)的態(tài)度、敏銳的科學(xué)洞察力、低調(diào)的為人處事方式、寬容待人的品格一直深深地影響著我，會(huì)使我受益終生。從論文的選題、研究方案的設(shè)計(jì)、實(shí)驗(yàn)的驗(yàn)證到論文的撰寫(xiě)整個(gè)過(guò)程，無(wú)不滲透著黃老師的心血，如果沒(méi)有黃老師的精心指導(dǎo)，論文則難以順利完成。在此，謹(jǐn)向尊敬的恩師表示最衷心的感謝和最崇高的敬意。感謝萬(wàn)山明老師多年的悉心教導(dǎo)，他在專業(yè)知識(shí)方面悉心傳授，在做人處事方面為人師表，在研究工作中言傳身教，這些對(duì)我來(lái)說(shuō)是一筆終身受用的財(cái)富。在此表示衷心的感謝。同時(shí)也感謝吳芳老師在讀研期間給予的大量幫助。此外，非常感謝王中師兄，論文的順利完成，離不開(kāi)他的悉心指導(dǎo)和幫助。感謝課題組的兄弟姐妹們，他們是曹晨碩士、宋琦碩士、汪濤碩士、吳軍輝碩士、胡立碩士、劉明碩士、陳小敏碩士、龐珽碩士、吳晨碩士、劉承錫碩士、包靜碩士、黃曉輝碩士等。感謝他們?cè)趯W(xué)習(xí)和工作中所給予的關(guān)心和幫助。感謝好友汪博峰，王睿，周堯志，徐俊等，大家在一起的時(shí)光讓我永遠(yuǎn)難忘。在此祝愿他們的明天燦爛輝煌！最后感謝我的父母，他們對(duì)我精神上的鼓勵(lì)，殷切的期望和真摯無(wú)私的愛(ài)一直是我永往直前的源泉。感謝那些關(guān)心過(guò)，支持過(guò)我的親人和朋友。 鄭 璐2007年2月于華工喻園參考文獻(xiàn)[1] 肖英奎,尚濤,陳殿生. 伺服系統(tǒng)實(shí)用技術(shù). 北京: 化學(xué)工業(yè)出版社,[2] 金