【正文】 F。 money_2=CONV_STD_LOGIC_VECTOR(money,4)。END PROCESS。END ARCHITECTURE rtl。6，找零出貨模塊LIBRARY IEEE。USE 。USE 。USE 。ENTITY change_deliver IS PORT(reset,sysclk,start_in,ok_buy,timer_down:IN STD_LOGIC。 money_1,money_2:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 deliver:OUT STD_LOGIC。 change:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。END ENTITY。ARCHITECTURE rtl OF change_deliver ISSIGNAL ok_buy_rising,ok_buy_dlayed:STD_LOGIC。SIGNAL timer_down_rising,timer_down_dlayed:STD_LOGIC。SIGNAL cc,bb:INTEGER。BEGINok_buy_rising=ok_buy AND (NOT ok_buy_dlayed)。timer_down_rising=timer_down AND (NOT timer_down_dlayed)。give_money:PROCESS(reset,sysclk,timer_down_rising,ok_buy_rising,money_1,money_2)ISVARIABLE tmpe:INTEGER。VARIABLE vv:STD_LOGIC。BEGIN cc=CONV_INTEGER(money_1)。 bb=CONV_INTEGER(money_2)。 IF(reset=39。039。 OR timer_down_rising=39。139。)THEN tmpe:=0。deliver=39。039。cc=0。bb=0。vv:=39。039。change=0000。 ELSIF(sysclk39。EVENT AND sysclk=39。139。)THEN IF(ok_buy_rising=39。039。 AND vv=39。039。)THEN deliver=39。039。 change=money_2。 ELSE vv:=39。139。 IF(bbcc)THEN tmpe:=bbcc。 change=CONV_STD_LOGIC_VECTOR(tmpe,4)。 deliver=39。139。 ELSE deliver=39。039。 change=money_2。 END IF。 END IF。 timer_down_dlayed=timer_down。 ok_buy_dlayed=ok_buy。 END IF。END PROCESS。END ARCHITECTURE rtl。7頂層文件LIBRARY IEEE。USE 。USE 。USE 。ENTITY top IS PORT(reset,sysclk,start_cancel,ok_buy:IN STD_LOGIC。 type_sel,quantity_sel:IN STD_LOGIC。 give_1yuan,give_5yuan,give_10yuan:IN STD_LOGIC。 deliver:OUT STD_LOGIC。 change:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。END ENTITY。ARCHITECTURE rtl OF top ISCOMPONENT sysclk_div IS PORT(sysclk:IN STD_LOGIC。 clk :OUT STD_LOGIC)。END COMPONENT sysclk_div。COMPONENT main_control IS PORT(reset,sysclk,start_cancel,type_sel,quantity_sel,timer_down:IN STD_LOGIC。 type1_out,type2_out,type3_out,start_out:OUT STD_LOGIC。 quan1_out,quan2_out,quan3_out:OUT STD_LOGIC)。END COMPONENT。COMPONENT timer_count IS PORT(reset,sysclk,clk,start_in,ok_buy:IN STD_LOGIC。 timer_down_out:OUT STD_LOGIC)。END COMPONENT。COMPONENT money_count IS PORT(reset,sysclk,start_in,timer_down,ok_buy:IN STD_LOGIC。 type1_in,type2_in,type3_in,quan1_in,quan2_in,quan3_in:IN STD_LOGIC。 money_1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。END COMPONENT。COMPONENT give_money IS PORT(reset,sysclk,start_in,ok_buy:IN STD_LOGIC。 give_1yuan,give_5yuan,give_10yuan,timer_down:IN STD_LOGIC。 money_2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。END COMPONENT。COMPONENT change_deliver IS PORT(reset,sysclk,start_in,ok_buy,timer_down:IN STD_LOGIC。 money_1,money_2:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 deliver:OUT STD_LOGIC。 change:out STD_LOGIC_VECTOR(3 DOWNTO 0))。END COMPONENT。SIGNAL v1,v2,v3,v4,v5,v6,v7,v8,v9,v10:STD_LOGIC。SIGNAL vv1,vv2:STD_LOGIC_VECTOR(3 DOWNTO 0)。BEGINu1:sysclk_div PORT MAP(sysclk,v2)。u2:main_controlPORTMAP(reset,sysclk,start_cancel,type_sel,quantity_sel,v3,v4,v5,v6,v7,v8,v9,v10)。u3:timer_count PORT MAP(reset,sysclk,v2,v7,ok_buy,v3)。u4:money_count PORT MAP(reset,sysclk,v7,v3,ok_buy,v4,v5,v6,v8,v9,v10,vv1)。u5:give_moneyPORTMAP(reset,sysclk,v7,ok_buy,give_1yuan,give_5yuan,give_10yuan,v3,vv2)。u6:change_deliver PORT MAP(reset,sysclk,v7,ok_buy,v3,vv1,vv2,deliver,change)。END ARCHITECTURE rtl。結(jié)束語(yǔ)本設(shè)計(jì)（基于FPGA的自動(dòng)售貨機(jī)控制系統(tǒng)設(shè)計(jì)）只提供了設(shè)計(jì)的核心模塊，在實(shí)際自動(dòng)售貨機(jī)系統(tǒng)中還應(yīng)包含去鍵抖動(dòng)電路，狀態(tài)顯示電路以及報(bào)警電路等，如要運(yùn)用到實(shí)際工程中這些都是必須的，并且特別要注意系統(tǒng)設(shè)計(jì)中的時(shí)序設(shè)計(jì)。通過(guò)設(shè)計(jì)簡(jiǎn)單的自動(dòng)售貨機(jī)，詳細(xì)了解了自動(dòng)售貨機(jī)的投幣模塊，商品選擇模塊，主控模塊等模塊的軟件設(shè)計(jì)與實(shí)現(xiàn)主要功能的模塊的仿真。經(jīng)過(guò)仿真與實(shí)踐，整個(gè)系統(tǒng)的工作穩(wěn)定可靠，具有較強(qiáng)的適應(yīng)性，基本完成了自動(dòng)售貨機(jī)的工作過(guò)程。不過(guò)缺點(diǎn)是只能完成相對(duì)比較簡(jiǎn)單的自動(dòng)售貨機(jī)功能，實(shí)現(xiàn)金額計(jì)算，發(fā)放商品，找零，退幣等功能。由于其中是商品存貨無(wú)限，找零無(wú)限，因此不會(huì)出現(xiàn)找零錢(qián)幣與商品存貨不足的情況。解決辦法是通過(guò)增加模塊與輸入信號(hào)來(lái)解決。本設(shè)計(jì)在VHDL進(jìn)行設(shè)計(jì)時(shí)通過(guò)以下步驟來(lái)實(shí)現(xiàn)的：用分模塊的設(shè)計(jì)方法將整個(gè)系統(tǒng)分為延時(shí)模塊，商品選擇模塊，投幣模塊和送出商品模塊，使每個(gè)模塊的設(shè)計(jì)功能相對(duì)單一，降低了設(shè)計(jì)難度，也便于程序調(diào)試。系統(tǒng)中很多模塊的VHDL程序設(shè)計(jì)中，均涉及多個(gè)控制信號(hào)，多個(gè)控制信號(hào)的作用通過(guò)嵌套的條件語(yǔ)句完成的，這些條件信號(hào)的作用時(shí)機(jī)（是先作用還是后作用）和作用方式（是高、低電平還是上升沿、下降沿）非常有技巧，特別值得注意。由于本文采用的狀態(tài)機(jī)來(lái)完成實(shí)驗(yàn)，所以程序各個(gè)模塊中涉及到很多狀態(tài)，通過(guò)對(duì)各個(gè)狀態(tài)實(shí)現(xiàn)的功能做詳細(xì)的劃分，從而使程序簡(jiǎn)單明了的實(shí)現(xiàn)了相應(yīng)的功能。在做自動(dòng)售貨機(jī)的設(shè)計(jì)的過(guò)程中，通過(guò)查閱資料了解了自動(dòng)售貨機(jī)的一些相關(guān)知識(shí)，它是集光、機(jī)、電、機(jī)械加工、制冷、加溫、防偽識(shí)別及電子軟件技術(shù)于一體的高新技術(shù)產(chǎn)品，同時(shí)也發(fā)現(xiàn)了其中的一些弊端。由于時(shí)代的發(fā)展，自動(dòng)售貨機(jī)是現(xiàn)代社會(huì)中的一種商務(wù)工具，在生活中應(yīng)用愈加廣泛，根據(jù)日本、美國(guó)等國(guó)家的經(jīng)驗(yàn)，自動(dòng)售貨機(jī)將在全球范圍內(nèi)得到更大的普及，但是在對(duì)我們的生活帶來(lái)方便的同時(shí)，由于它本身固有的特點(diǎn)，同時(shí)也不可避免的產(chǎn)生一些負(fù)面的影響，比如青少年的不良飲食習(xí)慣和吸煙等現(xiàn)象等在一定程度上是由于自動(dòng)售貨機(jī)所致，自動(dòng)售貨機(jī)便于銷(xiāo)售香煙，含糖飲料，這些沒(méi)有營(yíng)養(yǎng)的含糖飲料像蘇打水，果汁飲料及冰茶等直接影響青少年肥胖病盛行的原因之一。自動(dòng)售貨機(jī)的發(fā)展目標(biāo)是為社會(huì)和生活帶來(lái)最大的便利，這就要求不但要具備實(shí)現(xiàn)其本身固有的功能，更重要的是要求不會(huì)給社會(huì)和日常生活帶來(lái)各種各樣的負(fù)面影響。致謝在這次畢業(yè)論文的撰寫(xiě)過(guò)程中，得到了許多人的幫助。首先我要感謝我的指導(dǎo)老師在畢業(yè)設(shè)計(jì)上給予我們的指導(dǎo)、提供給我的支持和幫助，這是我能順利完成這次報(bào)告的主要原因，更重要的是老師耐心的幫我解決了許多技術(shù)上的難題，讓我能把系統(tǒng)做得更加完善。在此寫(xiě)畢業(yè)論文期間，我不僅學(xué)到了許多新的知識(shí)，而且也開(kāi)闊了視野，提高了自己的設(shè)計(jì)能力。在此，我也要感謝幫助過(guò)我們的同學(xué)們，他們?yōu)槲医鉀Q了不少我不太明白的難題。同時(shí)也感謝學(xué)院為我提供良好的做畢業(yè)設(shè)計(jì)的環(huán)境。最后再一次感謝所有在設(shè)計(jì)中曾經(jīng)幫助過(guò)我的良師益友和同學(xué)。參考文獻(xiàn)[1]譚會(huì)生 張昌凡 編著《EDA技術(shù)及應(yīng)用》.西安電子科技大學(xué)出版社[2]黃智偉 編著《FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐》.電子工業(yè)出版社[3]賴漢義 編著《自動(dòng)售貨機(jī)系統(tǒng)VHDL有限狀態(tài)機(jī)實(shí)現(xiàn)》.清華大學(xué)出版社[4]王曉峰 編著《電子設(shè)計(jì)的EDA技術(shù)應(yīng)用》.長(zhǎng)春師范學(xué)院學(xué)報(bào)：自然科學(xué)版[5]侯伯亨 編著《VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)》.西安電子科技大學(xué)出版社[6]黃科 艾瓊龍 李磊 編著《EDA與數(shù)字系統(tǒng)設(shè)計(jì)案例實(shí)踐》.清華大學(xué)出版社[7]郭照南 編著《電子技術(shù)與EDA技術(shù)課程設(shè)計(jì)》.中南大學(xué)出版社[8]包明 編著《EDA技術(shù)與可編程器件的應(yīng)用》.北京航空航天大學(xué)出版社 [9]潘松 黃繼業(yè) 編著《EDA技術(shù)實(shí)用教程——VHDL版（第四版）》.科學(xué)出版社[10]劉紹漢 林灶生 劉新民. 編著 《VHDL芯片設(shè)計(jì)》.清華大學(xué)出版社[11]鄒彥 編著 《EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計(jì)》.電子工業(yè)出版社[12]王永華 《現(xiàn)代電氣控制及PLC應(yīng)用技術(shù)》.：北京航空航天大學(xué)出版社[13]朱正偉 主編 《EDA技術(shù)及應(yīng)用》.清華大學(xué)出版社[14]廖超平 主編 《EDA技術(shù)與VHDL使用教程》.高等教育出版社[15]章彬宏 主編 《EDA應(yīng)用技術(shù)》.北京