【正文】 5 = outp:=1011011。WHEN 6 = outp:=1111110。WHEN 7 = outp:=1011111。WHEN 8 = outp:=1111111。WHEN 9 = outp:=1111011。WHEN OTHERS = null。 END CASE。 a = outp(0)。 b = outp(1)。 c = outp(2)。 d = outp(3)。 e = outp(4)。 f = outp(5)。 g = outp(6)。 end process。END a。當輸入信號di為2時，g輸出為1，f輸出為0，e輸出為1，d輸出為1，c輸出為0，b輸出為1，a輸出為1，圖 di輸入為2 時的仿真結果 主控模塊 主控模塊為自動售貨機控制系統(tǒng)的核心部分，在主控模塊中將輸入的錢幣數(shù)目（b）與商品的價格(d)進行對比，然后進行找零并發(fā)出出貨信號。輸入信號t為計時信號，當時間超過30s時，商品不再接受貨幣。Clk為控制系統(tǒng)的時鐘信號。輸出信號di，c分別為找零顯示模塊的輸入信號與找零信號。en為控制出貨模塊的信號，當en值為1時，確認出貨模塊可以輸出商品。Start為復位信號，當start值為1時，自動售貨機回到初始狀態(tài)。Clr為計數(shù)模塊的控制信號，當收貨完成后，clr輸出為1，計數(shù)模塊回到初始狀態(tài)歸零。En1與en2分別為投幣模塊與商品選擇模塊的控制信號，當en1為0時，投幣模塊不工作，當en2為0時商品選擇模塊不工作。 主控模塊主控模塊主要程序如下：library ieee。use 。package state_pack istype state is(qa,qb)。end state_pack。library ieee。use 。use 。entity zhukong isport(start,clk,t:in std_logic。 d,b:in integer range 0 to 13。en1,en2, reset, clr,en3:out std_logic。c:out integer range 0 to 13。di:out integer range 0 to 9)。end zhukong。 architecture a of zhukong issignal current_state:state:=qa。beginprocessvariable var:integer range 0 to 13。beginwait until clk=39。139。 and clk39。event。if start=39。139。 thencurrent_state=qa。c=b。 en1=39。039。 reset=39。139。en2=39。039。clr=39。139。en3=39。039。di=0。elsecase current_state iswhen qa= if d=0 thencurrent_state=qa。 en1=39。039。en2=39。139。clr=39。039。c=0。reset=39。039。di=0。else current_state=qb。 var:=d。 en2=39。039。此段程序為售貨機在初始狀態(tài)時的信號輸出，當d輸入信號時進入對比程序。current_state=qa。 en1=39。039。en2=39。139。clr=39。039。c=0。reset=39。039。di=0。else current_state=qb。 var:=d。 en2=39。039。end if。when qb=if t=39。039。and var=b thencurrent_state=qa。en1=39。039。c=bvar。clr=39。139。reset=39。139。en3=39。139。di=bvar。elsif t=39。039。 and bvar thenen1=39。139。 c=0 。 clr=39。039。 reset=39。039。en3=39。039。di=0。elsif t=39。139。and bvar thencurrent_state=qa。en1=39。039。c=b。clr=39。139。reset=39。139。en3=39。039。di=0。elsif t=39。139。 and b=var thencurrent_state=qa。en1=39。039。 c=bvar。clr=39。139。reset=39。139。en3=39。139。di=bvar。end if。end case。end if。end process。end a。此段程序作用是進行商品價格與投幣總錢數(shù)的比較，從而決定找零與出貨，T信號用來控制投幣時間。主控模塊的仿真結果如下：1當start輸入為0，t輸入為0，b輸入為5，d輸入為4時，c輸出為1，clr輸出為1，en輸出為1，en1輸出為1，reset輸出為1， 圖 c輸出為1，clr輸出為1，en輸出為1，en1輸出 為1，reset輸出為1時的仿真結果2 當start輸入為1，t輸入為0，b輸入為5，d輸入為4時，reset輸出為1，clr輸出為0，en1輸出為0，en輸出為0，en2輸出為0.，仿真結果為圖 圖 reset輸出為1，clr輸出為0，en1輸出為0，en輸出為0，en2輸出為0時的仿真結果3 當start輸入為0，t輸入為1，b輸入為2，d輸入為4時（bd），c輸出為2，en1輸出為0，en2輸出為0，clr輸出為1，en輸出為0， 圖 c輸出為2,en1輸出為0,en2輸出為0,clr輸出為1,en輸出為0時的仿真結果4 當start輸入為0，t輸入為1時，b輸入為5，當輸入為4時（b=d），c輸出為1，en輸出為0，en1輸出為0，clr輸出為1，en2輸出為0，： c輸出為1，en輸出為0，en1輸出為0，clr輸出為1，en2輸出為0 時的仿真結果 頂層模塊頂層模塊為自動售貨機軟件的總體部分。 圖 頂層模塊頂層模塊仿真結果如下：1 當輸入信號bd時，qian_2輸入為1，qian_1輸入為0時，： qian_2輸入為1，qian_1輸入為0時，無輸出結果2 當b=d時，qian_5輸出為1，chu_hb輸出為1，： qian_5輸出為1，chu_hb輸出為1，c輸出為1時的仿真結果結 論本文介紹了一種基于FPGA的自動售貨機的整體設計與工作原理，詳細闡述了投幣模塊，商品選擇模塊，主控模塊等模塊的軟件設計與實現(xiàn)主要功能的模塊的仿真，經過仿真與實踐，整個系統(tǒng)的工作穩(wěn)定可靠，具有較強的適應性，當需要增加商品時，此控制系統(tǒng)只需增加相對的輸入信號，硬件原有的電路不應改變，因此在自動售貨機行業(yè)可以得到廣泛的應用。不過缺點是只能完成相對比較簡單的自動售貨機功能，實現(xiàn)金額計算，發(fā)放商品，找零，退幣等功能。由于其中是商品存貨無限，找零無限，因此不會出現(xiàn)找零錢幣與商品存貨的不足的情況。解決辦法是通過增加模塊，與輸入信號來解決，本文不詳細闡述。 仿真過程中遇到的問題主要有：1在仿真過程中由于原有時鐘信號分頻模塊仿真時間過長，因此用頻率相對較小的晶振進行代替仿真。2 仿真過程中找零所得錢幣數(shù)目不能達到預期效果，通過調整主控模塊程序已得到解決。參 考 文 獻 1 袁亞恒，[J],武漢理工大學學報，（12）：1351382 范文萍，[J],（14）：28303 宋瀟，李佩佩，[J],科技信息,（33）：1191204 譚衛(wèi)澤,[J],(4)：901105 陳志剛. VHDL語言在電路設計中的優(yōu)化[J], (9)：1351406 [M],北京：電子工業(yè)出版社，20077 張凱，[M],北京：國防工業(yè)出版社，20048 姜雪松，吳鈺淳，,北京：機械工業(yè)出版社，2006:302348.9 潘松，：電子科技大學出版社，200210 徐光軍，：電子工業(yè)出版社，200211 PETER R. WILSON. UNDERSTANDING THE FPGA DESIGN FLOW, Electronics world,2008(1865):323512 . Wu。 . Hu。 . Lai。 . Wang The Reconfigurable Embedded Nc System Based On Fpga . Key Engineering Materials ,2009(1):703708.13 Adec .VHDL Language Reference Guide. NV USA,199914 Mark D. Birnbaum .Essential electronic design automation (EDA). China Machine Press, 2005. , 234 p. : 2415 Rusdiansyah A, Tsao D B. An integratedmodel of the periodic delivery p roblems for vending machine supp ly chains [ J ]. Journal of Food Engineering, 2005, 70 (3) : 421 434 致 謝本課題在選題及研究過程中得到劉艷萍老師的親切關懷和悉心指導下完成的。她嚴肅的科學態(tài)度，嚴謹?shù)闹螌W精神，精益求精的工作作風，深深地感染和激勵著我。從課題的選擇到項目的最終完成，劉老師都始終給予我細心的指導和不懈的支持。在此謹向劉老師致以誠摯的謝意和崇高的敬意。同時我要感謝肖祖印等同學對我做畢業(yè)設計期間的幫助，由于他們的熱情幫助促使我能在規(guī)定時間內完成我所做的課題，對于同學們的幫助我深懷感激之情。附錄圖：硬件系統(tǒng)原理圖