高級asic芯片綜合-資料下載頁
2025-06-24 14:21本頁面
【正文】 PrimeTime使用工藝庫中指定的線負載模型來估計連線延時。在此過程中，以前用于DC做時序分析的時許約束文件也同樣適用于PrimeTime，這些時序約束文件指定了主要輸入輸出信號好時鐘信號的關系。如果時序約束對所有的關鍵路徑都是可以接受的，那么就可以用PrimeTime或者是DC導出一個約束文件，把這個約束文件反標給前面的布局布線工具。這個約束文件是SDF格式，它指定了設計中各個邏輯模塊之間的時許關系，布局布線工具就利用這些時序信息來完成時間驅(qū)動的單元布局。在版圖級的靜態(tài)時序分析，提取出的延時信息更貼近實際，這些延時信息返回給PrimeTime做較真實的延時計算。這些延時由連線電容和內(nèi)部RC（電阻和電容）組成。和綜合類似，靜態(tài)時序分析也是一個需要不斷反復的過程。它和芯片的布局布線緊密相連。通常為了滿足時序要求，這個過程序要反復多次。 布局，布線和驗證顧名思義，規(guī)劃（layout）工具完成設計的布局和布線。這一步可以有很多方法來完成。然而，這一節(jié)僅僅討論和綜合相關的問題。預布局和布局的質(zhì)量比實際的布線要重要的多。理想的標準單元的布局不僅可以提高布線的速度，而且可以提高設計的時序，減少時序沖突。就像前面解釋過的一樣，約束文件用于時序驅(qū)動的布局。時序驅(qū)動的布局方法迫使布局布線工具按照單元之間的時序違反的危險程度來決定單元的放置位置。把標準單元布局好之后，就利用布局布線工具在設計中插入時鐘樹。時鐘樹的插入是可選擇的，主要依賴設計者的喜好。設計這可以使用更傳統(tǒng)的時鐘布線方法，例如，使用魚骨結構的時鐘樹，這樣可以減少總的延時和時鐘抖動。隨著工藝尺寸的縮減，魚骨結構的時鐘樹已經(jīng)很難達到設計要求，因為隨著工藝尺寸的縮減，內(nèi)部連線之間的電阻就會增加，因此增加了RC延遲。因此這一節(jié)的內(nèi)容（和整本書的內(nèi)容）主要放在了時鐘樹的綜合方法上。在這一階段，為了完成時鐘樹的插入，還有一步是必須做的。前面也提到過，布局布線工具在完成單元布局以后把時鐘樹插入設計中。因此，原來由DC(或其它用于布局布線)產(chǎn)生的網(wǎng)表文件是沒有時鐘樹信息（本質(zhì)上是整個時鐘樹網(wǎng)絡，包括緩沖和連線）的。因此，時鐘樹必須插入原來的網(wǎng)表并做形式驗證。一些布局布線工具直接為DC提供完成時鐘樹插入的接口。第9章對此介紹了一些傳統(tǒng)和非傳統(tǒng)的方法來完成這幾個步驟。為了簡單起見，我們假設原來的網(wǎng)表文件中都已經(jīng)完成了時鐘樹的插入。總體而言，布局布線工具完成布線工具分成兩個階段全局布線和局部布線。在布局之后，對設計進行一次全局布線來判斷布局的質(zhì)量并提供近似于版圖（在局部布線之后）之后的實際延時的估計延時。如果單元布局不夠合理，則全局布線就會花相對于單元布局時間更長的時間來完成。糟糕的布局還會影響整個設計的時間。因此，為了減少綜合和布局布線之間的反復和提高布局質(zhì)量，在全局布線之后就會提取延時信息來指導布局和布線。雖然這些延時信息還沒有局部布線之后提取的延時信息準確，但是這些信息的確提供了比較理想的布線延時信息。這些延時信息反標給PrimeTime來做靜態(tài)時序分析，并且只有認為時序信息滿足要求以后，才允許繼續(xù)下一步驟。局部布線是布局布線工具需要完成的最后一步動作。在局部布線完成后，就會提取芯片的實際延時信息，然后把這些信息加入到PrimeTime中，來做靜態(tài)時序分析。這些步驟之間是需要反復多次的，反復的次數(shù)主要依賴于設計的時間余量的要求。如果設計不滿足時序要求，在執(zhí)行下一次反復之前就要做布局布線的優(yōu)化。如果設計通過了靜態(tài)時序分析，那么就要準備做流片之前的版圖規(guī)則LVS(版圖與電路圖)和設計規(guī)則DRC（設計規(guī)則檢查）檢查。 工程改變順序 這一步驟是正常設計流程中的一個例外，請不要和通常設計中的環(huán)節(jié)相混淆。因此，這一步驟也不會在以后的章節(jié)中討論到。很多設計人員把ECO認為是ASIC設計流程中最后一步時，由工程需要而對網(wǎng)表的修改。例如，在硬件設計的最后階段（也可以是流片之后）發(fā)現(xiàn)一個錯誤，這時就需要執(zhí)行ECO這一步驟，這是對對金屬掩模板的很小部分做重新布線是很有必要的。為了保全設計中沒有出現(xiàn)錯誤的地方，就在芯片的出錯的很小區(qū)域執(zhí)行ECO操作，因此保證了芯片中其余部分的時序不變。只有受錯誤影響的部分需要修改。為了消除錯誤，可以通過修改錯誤周圍的門電路或者僅僅修改其中的一些金屬層。這個過程就稱作金屬掩模板修改。通常在修改不超過整個芯片（或一個模塊，如果做分層布局布線）的10%的情況下使用上述操作。如果為了消除錯誤而需要修改的地方超過芯片的10%，則最好對整個芯片重新綜合，布局布線。最新版的DC集成了ECO編譯器。它使用數(shù)學算法（同樣用于形式驗證技術）自動完成必要的修改。使用ECO編譯器使設計人員省去了手動修改設計網(wǎng)表，同時也縮減了芯片設計中的反復時間。一些布局布線工具已經(jīng)集成了ECO算法工具。這種布局布線工具的一個好處就是不受無法越過設計層次的限制。同時，還有知道單獨設計單元（通常由設計者在設計中加入的單元）的位置的優(yōu)點，因此能夠以獨立單元最近的位置為目標來實現(xiàn)必需的ECO修改來達到最短路徑。18 / 18
范文總結相關推薦
鄂ICP備17016276號-1