計(jì)算機(jī)組成原理試題答案-資料下載頁
2025-06-24 06:01本頁面
【正文】 的存取周期長的情況。如CPU 的工作周期大于主存周期的兩倍，則每個CPU 周期的上半周期專供DMA 接口訪存，下半周期專供CPU 訪存。這種交替訪問方式可使DMA 傳送和CPU 工作效率最高，但相應(yīng)的硬件邏輯更復(fù)雜?！×?、問答題(共20 分) 1.(8 分)答 取指階段 T0 PC→MAR，1→R (1 分) T1 M(MAR) →MDR，(PC) + 1→PC (1 分) T2 MDR→IR，OP(IR) →ID (1 分) 由圖可見，帶返轉(zhuǎn)指令執(zhí)行階段需完成將返回地址M+1，存入指令的地址碼字段K 所指示的存儲單元中，從K+1 號單元開始才是子程序的真正內(nèi)容，故執(zhí)行階段的微操作命令及節(jié)拍安排為： T0 Ad(IR) →MAR，1→W (1 分) T1 PC→MDR (1 分) T2 MDR→M(MAR)，Ad(IR) + 1→PC (1 分)如果采用微程序控制，需增加給出下條微指令地址的命令，即 Ad(CMDR) →CMAR (1 分) OP(IR) →微地址形成部件→CMAR (1 分) (1)800 (1 分) (2)300 (1 分) (3)600 (1 分) (4 )500 (1 分) (5)700 (1 分) (6)200 (1 分)： (1)在中斷處理次序改為D A C B 后，每個中斷源新的屏蔽字如表所示。(4 分) (2)根據(jù)新的處理次序，CPU 執(zhí)行程序的軌跡如圖所示 (2 分)[1] [2] 七、(共10 分) 答：32KB 四體結(jié)構(gòu)的存儲器可由4 片8K8 位存儲芯片組成，由于采用低位交叉編址，因此需用末兩位地址A1 、A0 控制片選信號，用13 根地址線A14 ～A2 與存儲芯片的地址線相連。滿足地址范圍為0000H ～7FFFH 的存儲器與CPU 所示，圖中每片存儲芯片的地址范圍是： 第0 片0，4，......，7FFCH 第1 片 1，5，......，7FFDH 第2 片2，6，......，7FFEH 第3 片3，7，......，7FFFH
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號-1