【正文】 芯片組織該存儲(chǔ)器，則需多少片芯片？（3）在該存儲(chǔ)器的22位地址中，多少位用于選片尋址？多少位用于片內(nèi)尋址？答：（1）該存儲(chǔ)器可存儲(chǔ)2222＝223＝8MB的信息。（2）需要芯片 22216/642104＝28＝256（3）22位地址中，16位用于片內(nèi)尋址，6位用于選片尋址。，地址總線17根（，為高位），數(shù)據(jù)總線8根雙向（），控制信號(hào)（高電平為讀，低電平為寫）。已知該機(jī)的I/O設(shè)備與主存統(tǒng)一編址，若地址空間從0連續(xù)編址，其地址空間分配如下：最低16K為系統(tǒng)程序區(qū)，由ROM芯片組成；緊接著48K為備用區(qū)，暫不連接芯片；接著60K為用戶程序和數(shù)據(jù)空間，用靜態(tài)RAM芯片組成；最后4K為I/O設(shè)備區(qū)?，F(xiàn)有芯片如下：ROM：16k8位，其中：為片選信號(hào)，低電平有效，：為讀出控制，低電平讀出有效。靜態(tài)RAM：16K8位，其中：為片選信號(hào)，低電平有效，：為寫控制信號(hào)，低電平寫，高電平讀。譯碼器：3—8譯碼器。輸出低電平有效。與非門：扇入系數(shù)不限。試畫出主存芯片連接的邏輯圖并寫出各芯片地址分配表（假設(shè)存儲(chǔ)器從0連續(xù)進(jìn)行編址）。答：⑴ 共需5片，其中1片16K8 ROM，4片16K8 SRAM ⑵ 各芯片地址分配表 00000H ～ 03FFFH 系統(tǒng)程序區(qū) 16KB04000H ～ 0FFFFH 備用區(qū) 48KB10000H ～ 1EFFFH 用戶程序區(qū)和數(shù)據(jù)空間 60KB1F000H ～ 1FFFFH I/O設(shè)備區(qū) 4K0 0000 0000 0000 0000 ～ 0 0011 1111 1111 1111 A16A15A14＝000 ROM 1片 0 0100 0000 0000 0000 ～ 0 1111 1111 1111 1111 備用區(qū)1 0000 0000 0000 0000 ～ 1 0011 1111 1111 1111 A16A15A14＝100 16KRAM 第1片1 0100 0000 0000 0000 ～ 1 0111 1111 1111 1111 A16A15A14＝101 16KRAM 第2片1 1000 0000 0000 0000 ～ 1 1011 1111 1111 1111 A16A15A14＝110 16KRAM 第3片1 1100 0000 0000 0000 ～ 1 1110 1111 1111 1111 A16A15A14＝111 A13A12≠11 12KRAM 第4片 1 1111 0000 0000 0000 ～ 1 1111 1111 1111 1111 A16A15A14＝111 A13A12＝11 4K I/O設(shè)備區(qū)0 0000 0000 0000 0000 ～ 0 0011 1111 1111 1111 00000H ～ 03FFFH0 0100 0000 0000 0000 ～ 0 1111 1111 1111 1111 04000H ～ 0FFFFH1 0000 0000 0000 0000 ～ 1 0011 1111 1111 1111 10000H ～ 13FFFH 1 0100 0000 0000 0000 ～ 1 0111 1111 1111 1111 14000H ～ 17FFFH1 1000 0000 0000 0000 ～ 1 1011 1111 1111 1111 18000H ～ 1BFFFH1 1100 0000 0000 0000 ～ 1 1110 1111 1111 1111 1C000H ～ 1EFFFH1 1111 0000 0000 0000 ～ 1 1111 1111 1111 1111 1F000H ～ 1FFFFH⑶ 主存芯片與CPU的連接邏輯圖 某8位計(jì)算機(jī)采用單總線結(jié)構(gòu)，地址總線17根（A16~0，A16為高位），數(shù)據(jù)總線8根雙向（D7~0），控制信號(hào)R/（高電平為讀，低電平為寫）。已知該機(jī)存儲(chǔ)器地址空間從0連續(xù)編址，其地址空間分配如下：最低8K為系統(tǒng)程序區(qū)，由ROM芯片組成；緊接著40K為備用區(qū)，暫不連接芯片；而后78K為用戶程序和數(shù)據(jù)空間，用靜態(tài)RAM芯片組成；最后2K用于I/O設(shè)備（與主存統(tǒng)一編址）。現(xiàn)有芯片如下：SRAM：16K8位，其中：為片選信號(hào)，低電平有效，：為寫控制信號(hào)，低電平寫，高電平讀。 ROM：8K8位，其中：為片選信號(hào)，低電平有效，：為讀出控制，低電平讀出有效。 譯碼器：3 — 8譯碼器，輸出低電平有效；為使能信號(hào)，低電平時(shí)譯碼器功能有效。其它“與、或”等邏輯門電路自選。（1）請(qǐng)問(wèn)該主存需多少SRAM芯片？（2）試畫出主存芯片與CPU的連接邏輯圖。（3）寫出各芯片地址分配表。答：（1）該主存需多少SRAM芯片？∵ 用戶程序和數(shù)據(jù)空間，用靜態(tài)RAM芯片組成共78K，∴ 所需SRAM芯片為：78K8/16K8≈5片。最后一片只用14K。另外，8K系統(tǒng)程序區(qū)所需ROM芯片為： 8K8/8K8＝1片。（3）各芯片地址分配表：0 0000 0000 0000 0000 ～ 0 0001 1111 1111 1111 0 0000H～01FFFH 8KROM 1片0 0010 0000 0000 0000 ～ 0 0011 1111 1111 1111 0 2000H～0BFFFH 備用區(qū) 40K （58K）0 0100 0000 0000 0000 ～ 0 0101 1111 1111 11110 0110 0000 0000 0000 ～ 0 0111 1111 1111 11110 1000 0000 0000 0000 ～ 0 1001 1111 1111 11110 1010 0000 0000 0000 ～ 0 1011 1111 1111 11110 1100 0000 0000 0000 ～ 0 1111 1111 1111 1111 0 C000H ～ 0 FFFFH 16KSRAM 第一片1 0000 0000 0000 0000 ～ 1 0011 1111 1111 1111 1 0000H ～ 1 3FFFH 16KSRAM 第二片1 0100 0000 0000 0000 ～ 1 0111 1111 1111 1111 1 4000H ～ 1 7FFFH 16KSRAM 第三片1 1000 0000 0000 0000 ～ 1 1011 1111 1111 1111 1 8000H ～ 1 BFFFH 16KSRAM 第四片1 1100 0000 0000 0000 ～ 1 1111 0111 1111 1111 1 C000H ～ 1 F7FFH 14KSRAM 第五片 （14K）1 1111 1000 0000 0000 ～ 1 1111 1111 1111 1111 1 F800H ～ 1 FFFFH 2K I/O 地址（2）試畫出主存芯片與CPU的連接邏輯圖。A16~14進(jìn)行片選，每根片選信號(hào)的選中范圍是16K：8KROM 1片只能用8K，、 用于選擇40K備用區(qū) 16KSRAM 第一片 16KSRAM 第二片 16KSRAM 第三片 16KSRAM 第四片 16KSRAM 第五片 用于選擇I/O 地址 已知某8位機(jī)的主存采用4K4位的SRAM芯片構(gòu)成該機(jī)所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式，該機(jī)地址總線為18位，問(wèn)：（1）若每個(gè)模塊板為32K8位，共需幾個(gè)模塊板？（2）每個(gè)模塊板內(nèi)共有多少塊4K4位的RAM芯片？請(qǐng)畫出一個(gè)模塊板內(nèi)各芯片連接的邏輯框圖。（3）該主存共需要多少4K4位的RAM芯片？CPU如何選擇各個(gè)模塊板？答：（1）主存總?cè)萘?2188＝256K8，∵每個(gè)模塊板為32K8位，∴ 共需256K/32K＝8個(gè)模塊板。（2）每個(gè)模塊板內(nèi)共有32K8位/4K4位＝16片RAM芯片。一個(gè)模塊板內(nèi)各芯片連接的邏輯框圖：（3）該主存共需要168＝128片4K4位的RAM芯片。用地址高3位，通過(guò)3－8譯碼器形成各模板選擇信號(hào)。 64K1位DRAM芯片通常制成兩個(gè)獨(dú)立的128256陣列。若存儲(chǔ)器的讀/，則對(duì)集中式刷新而言，其“死區(qū)”時(shí)間是多少？如果是一個(gè)256K1位的DRAM芯片，希望能與上述64K1位DRAM芯片有相同的刷新延時(shí)，則它的存儲(chǔ)陣列應(yīng)如何安排？解：⑴ 兩個(gè)獨(dú)立的128256陣列共1282＝256行，讀/對(duì)集中式刷新而言，其“死區(qū)”時(shí)間為：256＝128μs⑵ 要求256K1位的DRAM芯片與64K1位DRAM芯片有相同的刷新延時(shí)，則存儲(chǔ)陣列的行數(shù)應(yīng)一致，即為256行，所以256K1位的DRAM芯片的存儲(chǔ)陣列應(yīng)安排為2561024，即分為兩個(gè)獨(dú)立的1281024的陣列。 某磁盤組有16個(gè)數(shù)據(jù)記錄面，每面有256個(gè)磁道，每個(gè)磁道分為16個(gè)扇區(qū)，每個(gè)扇區(qū)包括512字節(jié)，已知磁盤內(nèi)磁道直徑為10英寸，外磁道直徑為14英寸，轉(zhuǎn)速為3600r/min， 磁頭平均定位時(shí)間為15ms，求：（1）該磁盤組最大存儲(chǔ)容量是多少？（2）該磁盤組最大位密度、磁道密度是多少？（3）該磁盤的平均存取時(shí)間、數(shù)據(jù)傳輸率是多少？答：（1）該磁盤組最大存儲(chǔ)容量是：C＝nTSB＝1625616512B＝32MB＝225B（2）最大位密度 165128/10π＝2087位/英寸＝2087bpi磁道密度256/（14/2－10/2）＝256/2＝128道/英寸＝128 bpi（3）平均存取時(shí)間數(shù)據(jù)傳輸率：Dr＝1651283600/60＝3932160bit/s＝491520B/秒＝480KB/s平均等待時(shí)間：60/（36002）＝平均存取時(shí)間：＋15＝ ms考慮：?jiǎn)?dòng)延遲＋傳送一個(gè)扇區(qū)數(shù)據(jù)所需的時(shí)間。啟動(dòng)延遲未給，忽略。傳送一個(gè)扇區(qū)數(shù)據(jù)所需的時(shí)間＝512B/480KB≈平均存取時(shí)間：＋15＋≈ 若某機(jī)磁盤子系統(tǒng)共有4臺(tái)驅(qū)動(dòng)器，每臺(tái)驅(qū)動(dòng)器裝有與上述磁盤組相同的磁盤組，請(qǐng)?jiān)O(shè)計(jì)該磁盤子系統(tǒng)的地址格式。答：17 1615 87 43 0驅(qū)動(dòng)器號(hào)（2位）圓柱面號(hào)（8位）盤面號(hào)（4位）扇區(qū)號(hào)（4位） Cache的通寫和回寫指什么？二者各有何優(yōu)缺點(diǎn)？答：Cache的通寫和回寫都是主存——Cache系統(tǒng)的更新策略問(wèn)題。Cache的通寫又叫全寫法，是指當(dāng)CPU寫Cache時(shí)，同時(shí)也更新該Cache塊在主存中的相應(yīng)內(nèi)容，即寫Cache的同時(shí)寫主存。Cache的回寫又稱寫回法，是指當(dāng)CPU寫Cache時(shí)，不同時(shí)更新該Cache塊在主存中的相應(yīng)內(nèi)容，即不寫主存，而只在出現(xiàn)該Cache塊的內(nèi)容被替換出Cache時(shí)才寫主存。全寫法的優(yōu)點(diǎn)是能夠保持Cache與主存的內(nèi)容一致。缺點(diǎn)是無(wú)謂寫較多，例如在寫中間結(jié)果時(shí)，將增加系統(tǒng)開銷。寫回法的優(yōu)點(diǎn)是：可以提高系統(tǒng)的寫操作的速度；減少主存的寫操作次數(shù)。缺點(diǎn)是用寫回法的Cache中的數(shù)據(jù)有時(shí)可能與主存中的不一致。?① 訪問(wèn)主存的地址是20位（A19－ A0），數(shù)據(jù)總線為8位，分別計(jì)算下列各種情況下標(biāo)識(shí)Cache和數(shù)據(jù)Cache的大小，并畫出對(duì)應(yīng)的結(jié)構(gòu)框圖。（1）全相聯(lián)映象，內(nèi)容Cache大小為1024；（2）直接映象，A15－A0作為索引；（3）兩路組相聯(lián)映象，A14－A0作為索引； （4）4路組相聯(lián)映象，A13－A0作為索引；（5）8路組相聯(lián)映象，A12－A0作為索引；答：（1）全相聯(lián)映象，內(nèi)容Cache大小為1024時(shí)：標(biāo)識(shí)Cache的大小為：102420；數(shù)據(jù)Cache的大小為：10248。（2）直接映象，A15－A0作為索引時(shí)：標(biāo)識(shí)Cache的大小為：2164；數(shù)據(jù)Cache的大小為：2168。（3）兩路組相聯(lián)映象，A14－A0作為索引時(shí)：標(biāo)識(shí)Cache的大小為：21520；數(shù)據(jù)Cache的大小為：10248。 光盤存儲(chǔ)器有哪幾類？各有何特點(diǎn)？答：光盤存儲(chǔ)器有：只讀光盤（CDROM） 選擇題（1）需要定期刷新的存儲(chǔ)芯片是___ B ___。A. EPROM B. DRAM C. SRAM D. EEPROM（2）__ A ____存儲(chǔ)芯片是易失性的。A. SRAM B. UVEPROM C. NVRAM D. EEPROM（3）有和引腳的存儲(chǔ)芯片是___ B ___。A. EPROM B. DRAM C. SRAM D. 三者都是（4）下面敘述不正確的是___C ___。A．半導(dǎo)體隨機(jī)存儲(chǔ)器可隨時(shí)存取信息，掉電后信息丟失。B. 在訪問(wèn)隨機(jī)存儲(chǔ)器時(shí)，訪問(wèn)時(shí)間與單元的物理位置無(wú)關(guān)。C. 內(nèi)存儲(chǔ)器中存儲(chǔ)的信息均是不可改變的。D. 隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可以統(tǒng)一編址。（5）動(dòng)態(tài)RAM與靜態(tài)RAM相比，其優(yōu)點(diǎn)是___C ___。A. 動(dòng)態(tài)RAM的存儲(chǔ)速度快。B. 動(dòng)態(tài)RAM不易丟失數(shù)據(jù)。 C. 在工藝上，比靜態(tài)RAM的存儲(chǔ)密度高。D. 控制比靜態(tài)RAM簡(jiǎn)單。（6）某5128位RAM芯片采用一位讀