【正文】 直接尋址的 最大存儲空 間是多少？畫出指令格式并說明各字段的含義。 （ 2）在滿足（ 1）的前提下，如果采用通用寄存器作基址寄存器，則上述寄存器 — 存儲器型 指令的指令格式有何特點(diǎn)？畫出指令格式并指出這類指令可訪問多大的存儲空間？ 解：（ 1）如采用 RS 型指令，則此指令一定是二地址以上的地址格式，指令格式如下： OP（ 6 位） R（ 5 位） I(1 位 ) A（ 20 位） 操作碼字段 OP 占 6 位，因?yàn)? 2 6 =64； 寄存器編號 R 占 5 位，因?yàn)? 2 5 =32； 間 址位 I 占 1 位，當(dāng) I=0，存儲器尋址的操作數(shù)為直接尋址，當(dāng) I=1 時為間接尋址； 形式地址 A 占 20 位，可以直接尋址 2 20 字。 （ 2）如采用基址尋址，則指令格式中應(yīng)給出基址寄存器號，以指定哪一個通用寄存器用作基 址寄存器。指令格式變?yōu)椋? OP（ 6 位） 源 R（ 5 位） I（ 1 位） X（ 1 位） 目標(biāo) R（ 5 位） A（ 14 位） 增加尋址特征位 X，當(dāng) X=1 時，以目標(biāo)寄存器 R 作為基址寄存器進(jìn)行基址尋址。 基址尋址可訪問存儲空間為 ： 2 32 字。 第八章 1. CPU 有哪些功能？畫出其結(jié)構(gòu)框圖并簡要說明各個部件的作用。 答：參考 P328 和圖 。 2. 什么是指令周期？指令周期是否有一個固定值？為什么？ 解：指令周期是指取出并執(zhí)行完一條指令所需的時間。 由于計(jì)算機(jī)中各種指令執(zhí)行所需的時間差異很大，因此為了提高 CPU 運(yùn)行效率，即使在同 步控制的機(jī)器中，不同指令的指令周期長度都是不一致的，也就是說指令周期對于不同的指令來 說不是一個固定值。 3. 畫出指令周期的流程圖，分析說明圖中每個子周期的作用。 答：參看 P343 及圖 。 4. 設(shè) CPU 內(nèi)有下列部件： PC、 IR、 SP、 AC、 MAR、 MDR 和 CU。 （ 1）畫出完成間接尋址的取數(shù)指令 LDA@X（將主存某地址單元 X 的內(nèi)容取至 AC 中）的數(shù)據(jù) 流（從取指令開始）。 （ 2）畫出中斷周期的數(shù)據(jù)流。 解： CPU 中的數(shù)據(jù)流向與所采用的數(shù)據(jù)通路結(jié)構(gòu)直接相關(guān)，不同的數(shù)據(jù)通路中的數(shù)據(jù)流是不一樣 的。常用的數(shù)據(jù)通路結(jié)構(gòu)方式有直接連線、單總線、雙總線、三總線等形式，目前大多采用總線 結(jié)構(gòu)，直接連線方式僅適用于結(jié)構(gòu)特別簡單的 機(jī)器中。 為簡單起見，本題采用單總線將題中所給部件連接起來，框圖如下： PC MAR AC MDR CU SP IR bus 地址線 數(shù)據(jù)線 控制線 （ 1） LDA@X 指令周期數(shù)據(jù)流程圖： PC→ MAR M(MAR)→ MDR (MDR)→ IR PC+1→ PC Ad(IR)→ MAR M(MAR)→ MDR MDR→ Ad(IR) Ad(IR)→ MAR M(MAR)→ MDR MDR→ AC （ 2）中斷周期流程圖如下： SP1→ SP PC→ MDR MDR→ M(MAR) 向量地址 → PC 0→ EINT SP→ MAR 注： 解這道題有兩個要素，首先要根據(jù)所給部件設(shè)計(jì)好數(shù)據(jù)通路，即確定信息流動的載體。 其次選擇好描述數(shù)據(jù)流的方法，無論采用什么樣的表達(dá)方式，其關(guān)鍵都要能清楚地反映數(shù)據(jù)在通 路上流動的順序，即強(qiáng)調(diào)一個“流”字。較好的表達(dá)方式是流程圖的形式。 5. 中斷周期前是什么階段？中斷周期后又是什么階段？在中斷周期 CPU 應(yīng)完成什么操作？ 答：中斷周期前是執(zhí)行周期，中斷周期后是取指周期。在中斷周期， CPU 應(yīng)完成保存斷點(diǎn)、將中 斷向量送 PC 和關(guān)中斷等工作。 7. 什么叫系統(tǒng)的并行性？粗粒度并行和細(xì)粒度并行有何區(qū)別？ 答：所謂并行性包含同時性和并發(fā)性。同時性是指兩個或兩個以上的事件在同一時刻發(fā)生，并發(fā) 性是指兩個或多個事件在同一時間段發(fā)生。即在同一時刻或同一時間段內(nèi)完成兩個或兩個以上性 質(zhì)相同或性質(zhì)不同的功能，只要在時間上存在相互重疊，就存在并行性。 并行性又分為粗粒度并行和細(xì)粒度并行兩類。粗粒度并行是指在多個處理機(jī)上分別運(yùn)行多 個進(jìn)程，由多臺處理機(jī)合作完成一個程序，一般用算法實(shí)現(xiàn)。細(xì)粒度并行是指在處理機(jī)的指令級和操作級的并行性。 8. 什么是 指令流水？畫出指令二級流水和四級流水的示意圖，它們中哪個更能提高處理機(jī)速度， 為什么？ 答：指令流水是指將一條指令的執(zhí)行過程分為 n 個操作時間大致相等的階段，每個階段由一個獨(dú) 立的功能部件來完成，這樣 n 個部件就可以同時執(zhí)行 n 條指令的不同階段，從而大大提高 CPU 的吞吐率。 指令二級流水和四級流水示意圖如下： IF， ID EX， WR IF， ID EX， WR IF， ID EX， WR 二級指令流水示意圖 四級指令流水示意圖 IF ID EX WR IF ID EX WR EX WR IF ID 四級流水更能提高處理機(jī)的速度。分析如下： 假設(shè) IF、 ID、 EX、 WR 每個階段耗時為 t，則連續(xù)執(zhí)行 n 條指令 采用二級流水線時，耗時為： 4t+(n1)2t=(2n+2)t 采用四級流水線時，耗時為： 4t+(n1)t=(n+3)t 在 n1 時， n+32n+2，可見四級流水線耗時比二級流水線耗時短，因此更能提高處理 機(jī)速度。 17. 在中斷系統(tǒng)中 INTR、 INT、 EINT 三個觸發(fā)器各有何作用？ 解： INTR—— 中斷請求觸發(fā)器，用來登記中斷源發(fā)出的隨機(jī)性中斷請求信號，以便為 CPU 查詢中 斷及中斷排隊(duì)判優(yōu)線路提供穩(wěn)定的中斷請求信號。 EINT—— 中斷允許觸發(fā)器， CPU 中的中斷總開關(guān)。當(dāng) EINT=1 時，表示允許中斷（開中斷）， 當(dāng) EINT=0 時，表示禁止中斷（關(guān)中斷）。其狀態(tài)可由開、關(guān)中斷等指令設(shè)置。 INT—— 中斷標(biāo)記觸發(fā)器，控制器時序系統(tǒng)中周期狀態(tài)分配電路的一部分，表示中斷周期標(biāo) 記。當(dāng) INT=1 時，進(jìn)入中斷周期，執(zhí)行中斷隱指令的操作。 24. 現(xiàn)有 A、 B、 C、 D 四個中斷源，其優(yōu)先級由高向低按 A、 B、 C、 D 順序排列。若中斷服務(wù)程序 的執(zhí)行時間為 20181。s，請根據(jù)下圖所示時間軸給出的中斷源請求中斷的時刻，畫出 CPU 執(zhí)行程序 的軌跡。 解： A、 B、 C、 D 的響優(yōu)先級即處理優(yōu)先級。 CPU 執(zhí)行程序的軌跡圖如下： 0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 t/us B 與 C 請求 B 請求 D 請求 C 服務(wù) B 服務(wù) A 服務(wù) 程序 D 服務(wù) A 請求 B 服務(wù) C 服務(wù) D 服 務(wù) A 服務(wù) B 服務(wù) B 服務(wù) 25. 某機(jī)有五個中斷源 L0、 L L L L4，按中斷響應(yīng)的優(yōu)先次序由高向低排序?yàn)? ，根據(jù)下示格式，現(xiàn)要求中斷處理次序改為 ，根據(jù)下面的 格式，寫出各中斷源的屏蔽字。 解：各中斷源屏蔽狀態(tài)見下表： 中斷源 屏蔽字 0 1 2 3 4 I0 1 0 0 1 0 I1 1 1 1 1 1 I2 1 0 1 1 0 I3 0 0 0 1 0 I4 1 0 1 1 1 表中：設(shè)屏蔽位 =1，表示屏蔽；屏蔽位 =0，表示中斷開放。 26. 設(shè)某機(jī)配有 A、 B、 C 三臺設(shè)備，其優(yōu)先順序按 降序排列，為改變中斷處理次序，它 們的中斷屏蔽字設(shè)置如下： 設(shè)備 屏蔽字 A 111 B 010 C 011 請按下圖所示時間軸給出的設(shè)備請求中斷的時刻，畫出 CPU 執(zhí)行程序的軌跡。設(shè) A、B、 C 中斷服務(wù)程序的執(zhí)行時間均為 。 解： A、 B、 C 設(shè)備的響應(yīng)優(yōu)先級為 A 最高、 B 次之、 C 最低，處理優(yōu)先級為 A 最高、 C 次之、 B 最 低。 CPU 執(zhí)行程序的軌跡圖如下： 0 10 20 30 40 50 60 70 80 90 t/us A 請求 C 請求 B 請求 C 服務(wù) B 服務(wù) A 服務(wù) 程序 第九章 2. 控制單元的功能是什么？其輸入受什么控制？ 答：控制單元的主要功能是發(fā)出各種不同的控制信號。其輸入受時鐘信號、指令寄存器的操作碼 字段、標(biāo)志和來自系統(tǒng)總線的控制信號的控制。 3. 什么是指令周期、機(jī)器周期和時鐘周期？三者有何關(guān)系？ 答： CPU 每取出并執(zhí)行一條 指令所需的全部時間叫指令周期； 機(jī)器周期是在同步控制的機(jī)器中，執(zhí)行指令周期中一步相對完整的操作（指令步）所需時間， 通常安排機(jī)器周期長度等于主存周期； 時鐘周期是指計(jì)算機(jī)主時鐘的周期時間，它是計(jì)算機(jī)運(yùn)行時最基本的時序單位，對應(yīng)完成一 個微操作所需時間，通常時鐘周期等于計(jì)算機(jī)主頻的倒數(shù)。 4. 能不能說機(jī)器的主頻越快，機(jī)器的速度就越快，為什么？ 解：不能說機(jī)器的主頻越快，機(jī)器的速度就越快。因?yàn)闄C(jī)器的速度不僅與主頻有關(guān)，還與數(shù)據(jù)通 路結(jié)構(gòu)、時序分配方案、 ALU 運(yùn)算能力、指令功能強(qiáng)弱等多 種因素有關(guān)，要看綜合效果。 5. 設(shè)機(jī)器 A 的主頻為 8MHz，機(jī)器周期含 4 個時鐘周期，且該機(jī)的平均指令執(zhí)行速度是 ， 試求該機(jī)的平均指令周期和機(jī)器周期，每個指令周期中含幾個機(jī)器周期？如果機(jī)器 B 的主頻為 12MHz，且機(jī)器周期也含 4 個時鐘周期，試問 B 機(jī)的平均指令執(zhí)行速度為多少 MIPS? 解：先通過 A 機(jī)的平均指令執(zhí)行速度求出其平均指令周期，再通過主頻求出時鐘周期，然后進(jìn)一 步求出機(jī)器周期。 B 機(jī)參數(shù)的算法與 A 機(jī)類似。計(jì)算如下： A 機(jī)平均指令周期 =1/= A 機(jī)時鐘周期 =1/8MHz=125ns A 機(jī)機(jī)器周期 =125ns 4=500ns= A 機(jī)每個指令周期中含機(jī)器周期個數(shù) =247。 =5 個 B 機(jī)時鐘周期 B 機(jī)機(jī)器周期 =83ns 4=332ns 設(shè) B 機(jī)每個指令周期也含 5 個機(jī)器周期，則： B 機(jī)平均指令周期 =332ns 5= B 機(jī)平均指令執(zhí)行速度 =1/= 結(jié)論：主頻的提高有利于機(jī)器執(zhí)行速度的提高。 6. 設(shè)某機(jī)主頻為 8MHz，每個機(jī)器周期平均含 2 個時鐘周期，每條指令平均有 4 個機(jī)器周期，試 問該機(jī)的平均指令執(zhí)行速度為多少 MIPS？若機(jī)器主頻不變，但每個機(jī)器周期平均含 4 個時鐘周 期，每條指令平均有 4 個機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少 MIPS？由此可得出什 么結(jié)論？ 解：先通過主頻求出時鐘周期，再求出機(jī)器周期和平均指令周期，最后通過平均指令周期的倒數(shù) 求出平均指令執(zhí)行速度。計(jì)算如下： 時鐘周期 =1/8MHz= 10 6 s 機(jī)器周期 = 10 6 s2=10 6 s 平均指令周期 = 10 6 s4=10 6 s 平均指令執(zhí)行速度 =1/10 6 s=1MIPS 當(dāng)參數(shù)改變后：機(jī)器周期 = 10 6 s4=10 6 s 平均指令周期 = 10 6 s4=210 6 s 平均指令執(zhí)行速度 =1/（ 2 10 6 s） = 結(jié)論：兩個主頻相同的機(jī)器，執(zhí)行速度不一定一樣。 7. 某 CPU 的主頻為 10MHz，若已知每個機(jī)器周期平均包含 4 個時鐘周期，該機(jī)的平 均指令執(zhí)行 速度為 1MIPS，試求該機(jī)的平均指令周期及每個指令周期含幾個機(jī)器周期？若改用時鐘周期為 的 CPU 芯片，則計(jì)算機(jī)的平均指令執(zhí)行速度為多少 MIPS？若要得到平均每秒 80 萬次的指 令執(zhí)行速度，則應(yīng)采用主頻為多少的 CPU 芯片？ 解：先通過主頻求出時鐘周期時間，再進(jìn)一步求出機(jī)器周期和平均指令周期。 時鐘周期 =1/10MHz= 10 6 s 機(jī)器周期 = 10 6 s4=10 6 s 平均指令周期 =1/1MIPS=10 6 s 每個指令周期所含機(jī)器周期個數(shù) =10 6 s /10 6 s = 個 當(dāng)芯片改變后：機(jī)器周期 = 4= 平均指令周期 = =4181。s 平