【正文】 數(shù)、十六進(jìn)制數(shù)和BCD數(shù)。4. 浮點(diǎn)數(shù)格式如下：1位階符，6位階碼，1位數(shù)符，8位尾數(shù)，請(qǐng)寫(xiě)出浮點(diǎn)數(shù)所能表示的范圍（只考慮正數(shù)值）。5. 現(xiàn)有一64K2位的存儲(chǔ)器芯片，欲設(shè)計(jì)具有同樣存儲(chǔ)容量的存儲(chǔ)器,應(yīng)如何安排地址線(xiàn)和數(shù)據(jù)線(xiàn)引腳的數(shù)目，使兩者之和最小。并說(shuō)明有幾種解答。6. 異步通信方式傳送ASCII碼，數(shù)據(jù)位8位，奇校驗(yàn)1位，停止位1位。計(jì)算當(dāng)波特率為4800時(shí)，字符傳送的速率是多少？每個(gè)數(shù)據(jù)位的時(shí)間長(zhǎng)度是多少？數(shù)據(jù)位的傳送速率是多少？7. 已知某8位機(jī)的主存采用半導(dǎo)體存儲(chǔ)器，地址碼為18位，采用4K4位的SRAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條形式，問(wèn)：（1） 若每個(gè)模塊條為32K8位，共需幾個(gè)模塊條？（2） 每個(gè)模塊條內(nèi)有多少片RAM芯片?（3） 主存共需多少RAM芯片？CPU需使用幾根地址線(xiàn)來(lái)選擇各模塊？使用何種譯碼器？8. 畫(huà)出中斷處理過(guò)程流程圖。計(jì)算機(jī)組成原理試題（四）答案一. 選擇題： 20C二. 填空題：1. 2. 3. 三. 簡(jiǎn)答題：1. 時(shí)間上講，取指令事件發(fā)生在“取指周期”，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講，從內(nèi)存讀出的指令流流向控制器（指令寄存器）。從內(nèi)存讀出的數(shù)據(jù)流流向運(yùn)算器（通用寄存器）。2. 指令周期是完成一條指令所需的時(shí)間。包括取指令、分析指令和執(zhí)行指令所需的全部時(shí)間。機(jī)器周期也稱(chēng)為CPU周期，是指被確定為指令執(zhí)行過(guò)程中的歸一化基準(zhǔn)時(shí)間，通常等于取指時(shí)間（或訪(fǎng)存時(shí)間）。時(shí)鐘周期是時(shí)鐘頻率的倒數(shù)，也可稱(chēng)為節(jié)拍脈沖或T周期，是處理操作的最基本單位。一個(gè)指令周期由若干個(gè)機(jī)器周期組成，每個(gè)機(jī)器周期又由若干個(gè)時(shí)鐘周期組成。3. (1)外設(shè)發(fā)出DMA請(qǐng)求； （2）CPU響應(yīng)請(qǐng)求，DMA控制器從CPU接管總線(xiàn)的控制； （3）由DMA控制器執(zhí)行數(shù)據(jù)傳送操作； （4）向CPU報(bào)告DMA操作結(jié)束。主要優(yōu)點(diǎn)是數(shù)據(jù)數(shù)據(jù)速度快4. 寄存器寄存器型執(zhí)行速度最快,存儲(chǔ)器存儲(chǔ)器型執(zhí)行速度最慢。因?yàn)榍罢卟僮鲾?shù)在寄存器中，后者操作數(shù)在存儲(chǔ)器中，而訪(fǎng)問(wèn)一次存儲(chǔ)器所需的時(shí)間一般比訪(fǎng)問(wèn)一次寄存器所需時(shí)間長(zhǎng)。四. 應(yīng)用題1. 原碼 11110001 反碼 10001110 補(bǔ)碼 10001111 移碼 000011112.（1）0020H （2）1166H （3）1256H （4）0058H （5）1257H3.（1）（354 ）10=（）16 （2）（354 ）10=（）2 （3）（354 ）10=（）8 （4）（354 ）10=（）BCD4. 最小值2111111 最大值21111115. 設(shè)地址線(xiàn)x根，數(shù)據(jù)線(xiàn)y根，則 2xy=64K2 若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14 因此，當(dāng)數(shù)據(jù)線(xiàn)為1或2時(shí)，引腳之和為18 共有2種解答6. 每個(gè)字符格式包含十個(gè)位，因此字符傳送速率 4800波特/10=480字符/秒 每個(gè)數(shù)據(jù)位時(shí)間長(zhǎng)度T=1/4800= 數(shù)據(jù)位傳送速率8480=3840位/秒7. (2188）/（32k8）=8，故需8個(gè)模塊(32k8）/（4k4）=16，故需16片芯片 共需816=128片芯片 為了選擇各模塊，需使用3:8譯碼器 即3根地址線(xiàn)選擇模條。8．。 取指令 執(zhí)行指令 否中斷 是 響應(yīng)中斷關(guān)中斷，即“中斷屏蔽”置位 中 斷轉(zhuǎn)移到中斷服務(wù)子程序 周 期 保存CPU現(xiàn)場(chǎng) 中設(shè)備服務(wù) 斷 服恢復(fù)CPU現(xiàn)場(chǎng) 務(wù) 子 程開(kāi)中斷，即“中斷屏蔽”復(fù)位 序 計(jì)算機(jī)組成原理試題（五）一、選擇題 （每小題選出一個(gè)最合適的答案，每小題2分，共20分）則相應(yīng)的二進(jìn)制數(shù)是（ ）。（A） （B） （C） （D）若[x]反=，則x=（A） （B） （C） （D）某機(jī)器字長(zhǎng)16位，含一位數(shù)符，用補(bǔ)碼表示，則定點(diǎn)小數(shù)所能表示的最小正數(shù)是（ ）。（A）215 （B）216 （C）21 （D）1215若采用雙符號(hào)位補(bǔ)碼運(yùn)算，運(yùn)算結(jié)果的符號(hào)位為10，則（）。（A）產(chǎn)生了負(fù)溢出（下溢） （B）產(chǎn)生了正溢出（上溢） （C）運(yùn)算結(jié)果正確，為負(fù)數(shù) （D）運(yùn)算結(jié)果正確，為正數(shù)在用比較法進(jìn)行補(bǔ)碼一位乘法時(shí)，若相鄰兩位乘數(shù)yiyi+1為01時(shí)，完成的操作是（ ）。（A）無(wú) （B）原部分積+[X]補(bǔ) ，右移一位 （C）原部分積+[X]補(bǔ) ，右移一位 （D）原部分積+[Y]補(bǔ) ，右移一位堆棧指針SP的內(nèi)容是（ ）。（A）棧頂?shù)刂? （B）棧底地址 （C）棧頂內(nèi)容 （D）棧底內(nèi)容在寄存器間接尋址方式中，操作數(shù)是從（ ）。（A）主存儲(chǔ)器中讀出 （B）寄存器中讀出（C）磁盤(pán)中讀出 （D）CPU中讀出在微程序控制器中，一條機(jī)器指令的功能通常由（ ）。（A）一條微指令實(shí)現(xiàn) （B）一段微程序?qū)崿F(xiàn)（C）一個(gè)指令碼實(shí)現(xiàn) （D）一個(gè)條件碼實(shí)現(xiàn)在串行傳輸時(shí)，被傳輸?shù)臄?shù)據(jù)（ ）（A） 在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行串行到并行的變換（B） 在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行并行到串行的變換（C） 發(fā)送設(shè)備進(jìn)行串行到并行的變換，在接受設(shè)備中都是進(jìn)行并行到串行的變換（D） 發(fā)送設(shè)備進(jìn)行并行到串行的變換，在接受設(shè)備中都是進(jìn)行串行到并行的變換系統(tǒng)總線(xiàn)是指（ ）。（A） 運(yùn)算器、控制器和寄存器之間的信息傳送線(xiàn)（B） 運(yùn)算器、寄存器和主存之間的信息傳送線(xiàn)（C） 運(yùn)算器、寄存器和外圍設(shè)備之間的信息傳送線(xiàn)（D） CPU、主存和外圍設(shè)備之間的信息傳送線(xiàn)二、名詞解釋?zhuān)啃☆}4分，共20分）1． 全相聯(lián)映像2． 指令系統(tǒng)3． 指令周期、CPU周期4． 向量中斷5． 微指令三、改錯(cuò)題（在下列各小題的表述中均有錯(cuò)誤，請(qǐng)改正。每小題3分，共12分）在中央處理器中，運(yùn)算器可以向控制器發(fā)出命令進(jìn)行運(yùn)算操作。在單處理機(jī)總線(xiàn)中，相對(duì)CPU而言，地址線(xiàn)和數(shù)據(jù)線(xiàn)一般都為雙向信號(hào)線(xiàn)多重中斷方式，是指CPU同時(shí)處理多個(gè)中斷請(qǐng)求在“半互鎖”異步通信方式中，“請(qǐng)求”信號(hào)的撤消取決于“回答”信號(hào)的來(lái)到，而“請(qǐng)求”信號(hào)的撤消又導(dǎo)致“回答”信號(hào)的撤消四、簡(jiǎn)答題（每小題5分，共15分）某機(jī)指令字長(zhǎng)12位，每個(gè)地址段3位，試提出一種字段分配方案，使該機(jī)指令系統(tǒng)能有6條三地址指令和8條二地址指令。分別用NRZPE及FE制記錄方式記錄數(shù)據(jù)序列11001，畫(huà)出寫(xiě)電流波形。簡(jiǎn)述通道控制方式和DMA方式的異同。五、計(jì)算題（10分）用補(bǔ)碼加減交替一位除法進(jìn)行6247。2運(yùn)算，要求寫(xiě)出運(yùn)算過(guò)程和運(yùn)算結(jié)果六、設(shè)計(jì)題（第一小題12分，第二小題11分，共23分） CPU結(jié)構(gòu)如下圖所示，其中有一個(gè)累加寄存器AC、一個(gè)狀態(tài)條件寄存器和其他4個(gè)寄存器，各部件之間的連線(xiàn)表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1） 標(biāo)明4個(gè)寄存器的名稱(chēng)。（2） 簡(jiǎn)述指令從主存取出送到控制器的數(shù)據(jù)通路。（3） 簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存取訪(fǎng)問(wèn)的數(shù)據(jù)通路 用2K205。4位/片的RAM存儲(chǔ)器芯片設(shè)計(jì)一個(gè)8KB的存儲(chǔ)器，設(shè)CPU的地址總線(xiàn)為A12~A0（低），數(shù)據(jù)總線(xiàn)為D7~D0（低），由 線(xiàn)控制讀寫(xiě)。（1） 該存儲(chǔ)器需要多少片2K205。4位/片的存儲(chǔ)器芯片。（2） 請(qǐng)?jiān)O(shè)計(jì)并畫(huà)出該存儲(chǔ)器的邏輯圖。計(jì)算機(jī)組成原理試題（五）答案一、選擇題 （每小題選出一個(gè)最合適的答案，每小題2分，共20分）D B A A B A B B D D二、名詞解釋?zhuān)啃☆}4分，共20分）1． 全相聯(lián)映像：就是讓主存中的任何一個(gè)塊均可以映像裝入到Cache中任何一個(gè)塊的位置上。2． 指令系統(tǒng)：是指一臺(tái)計(jì)算機(jī)的所有指令的集合。3． 指令周期：是指從取指令、分析取數(shù)到執(zhí)行完該指令所需的全部時(shí)間。CPU周期：也叫機(jī)器周期，通常把一個(gè)指令周期劃分為若干個(gè)機(jī)器周期，每個(gè)機(jī)器周期完成一個(gè)基本操作。4． 向量中斷：是指那些中斷服務(wù)程序的入口地址是由中斷事件自己提供的中斷。5． 微指令：是指控制存儲(chǔ)器中的一個(gè)單元的內(nèi)容，即控制字，是若干個(gè)微命令的集合。三、改錯(cuò)題（在下列各小題的表述中均有錯(cuò)誤，請(qǐng)改正。每小題3分，共12分）在中央處理器中，運(yùn)算器可以向控制器發(fā)出命令進(jìn)行運(yùn)算操作。改為：在中央處理器中，控制器可以向運(yùn)算器發(fā)出命令進(jìn)行運(yùn)算操作。在單處理機(jī)總線(xiàn)中，相對(duì)CPU而言，地址線(xiàn)和數(shù)據(jù)線(xiàn)一般都為雙向信號(hào)線(xiàn)改為：在單處理機(jī)總線(xiàn)中，相對(duì)CPU而言，地址線(xiàn)為單向信號(hào)和數(shù)據(jù)線(xiàn)一般都為雙向信號(hào)線(xiàn)多重中斷方式，是指CPU同時(shí)處理多個(gè)中斷請(qǐng)求改為：多重中斷是指具有中斷嵌套的功能，CPU在響應(yīng)較低級(jí)別的中斷請(qǐng)求時(shí)，如果有更高級(jí)別的中斷請(qǐng)求，CPU轉(zhuǎn)去響應(yīng)更高級(jí)別中斷請(qǐng)求。在“半互鎖”異步通信方式中，“請(qǐng)求”信號(hào)的撤消取決于“回答”信號(hào)的來(lái)到，而“請(qǐng)求”信號(hào)的撤消又導(dǎo)致“回答”信號(hào)的撤消改為：在“半互鎖”異步通信方式中，“請(qǐng)求”信號(hào)的撤消取決于“回答”信號(hào)的來(lái)到，而“回答”信號(hào)的撤消由從設(shè)備自己決定。四、簡(jiǎn)答題（每小題5分，共15分）1． 000 XXX YYY ZZZ 。101 XXX YYY ZZZ110 000 YYY ZZZ。110 111 YYY ZZZ2．3．相同點(diǎn)：都是能在不需要CPU干預(yù)下實(shí)現(xiàn)外設(shè)和內(nèi)存間的數(shù)據(jù)交換（2分） 不同點(diǎn)：1）DMA控制器是通過(guò)專(zhuān)門(mén)設(shè)計(jì)的硬件控制邏輯來(lái)實(shí)現(xiàn)對(duì)數(shù)據(jù)傳遞的控制，而通道具有自己的指令和程序，是一個(gè)有特殊功能的處理器2）DMA僅能控制一臺(tái)或幾臺(tái)同類(lèi)設(shè)備，而通道能控制多臺(tái)同類(lèi)或不同類(lèi)設(shè)備五、計(jì)算題（10分）解題要領(lǐng)：首先要轉(zhuǎn)化為 ，然后進(jìn)行列算式計(jì)算。沒(méi)有轉(zhuǎn)化，但會(huì)列算式，且最后結(jié)果正確給7分。六、設(shè)計(jì)題（第一小題12分，第二小題11分，共23分）1 、（1）a為MDR,b為IR,c為MAR,d為PC (2) 取指令的數(shù)據(jù)通路：PC→MAR→MM→MDR→IR (3) 數(shù)據(jù)從主存取出的數(shù)據(jù)通路（設(shè)數(shù)據(jù)地址為X）X→MAR→MM→MDR→ALU→AC 數(shù)據(jù)存入主存的數(shù)據(jù)通路（設(shè)數(shù)據(jù)地址為Y）Y →MAR,AC→MDR→MM2 、每小題4分，共12分 （1）共需8片（5分） （2）如下邏輯圖（6分）計(jì)算機(jī)組成原理試題二一、選擇題（共20分，每題1分）1．CPU響應(yīng)中斷的時(shí)間是_ C _____。A．中斷源提出請(qǐng)求；　　B．取指周期結(jié)束；　C．執(zhí)行周期結(jié)束；D．間址周期結(jié)束。2．下列說(shuō)法中___c___是正確的。A．加法指令的執(zhí)行周期一定要訪(fǎng)存；B．加法指令的執(zhí)行周期一定不訪(fǎng)存；C．指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期一定訪(fǎng)存；D．指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期不一定訪(fǎng)存。3．垂直型微指令的特點(diǎn)是___c___。A．微指令格式垂直表示；　B．控制信號(hào)經(jīng)過(guò)編碼產(chǎn)生；C．采用微操作碼；　　　　D．采用微指令碼。4．基址尋址方式中，操作數(shù)的有效地址是___A___。A．基址寄存器內(nèi)容加上形式地址（位移量）； B．程序計(jì)數(shù)器內(nèi)容加上形式地址；C．變址寄存器內(nèi)容加上形式地址；　　　　　　D．寄存器內(nèi)容加上形式地址。5．常用的虛擬存儲(chǔ)器尋址系統(tǒng)由____A__兩級(jí)存儲(chǔ)器組成。A．主存－輔存；B．Cache－主存；C．Cache－輔存；D．主存—硬盤(pán)。6．DMA訪(fǎng)問(wèn)主存時(shí)，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪(fǎng)問(wèn)結(jié)束后，CPU再恢復(fù)工作，這種情況稱(chēng)作__A____。A．停止CPU訪(fǎng)問(wèn)主存；B．周期挪用；C．DMA與CPU交替訪(fǎng)問(wèn)；D．DMA。7．在運(yùn)算器中不包含___D___。A．狀態(tài)寄存器；　B．?dāng)?shù)據(jù)總線(xiàn)；　C．ALU；　D．地址寄存器。8．計(jì)算機(jī)操作的最小單位時(shí)間是__A____。A．時(shí)鐘周期；　　B．指令周期；　C．CPU周期；D．中斷周期。9．用以指定待執(zhí)行指令所在地址的是_C_____。A．指令寄存器；　B．?dāng)?shù)據(jù)計(jì)數(shù)器；C．程序計(jì)數(shù)器；pc D．累加器。10．下列描述中____B__是正確的。A．控制器能理解、解釋并執(zhí)行所有的指令及存儲(chǔ)結(jié)果；B．一臺(tái)計(jì)算機(jī)包括輸入、輸出、控制、存儲(chǔ)及算邏運(yùn)算五個(gè)單元；C．所有的數(shù)據(jù)運(yùn)算都在CPU的控制器中完成；D．以上答案都正確。11．總線(xiàn)通信中的同步控制是__B____。A．只適合于CPU控制的方式；　　B．由統(tǒng)一時(shí)序控制的方式；C．只適合于外圍設(shè)備控制的方式；　D．只適合于主存。12．一個(gè)16K32位的存儲(chǔ)器，其地址線(xiàn)和數(shù)據(jù)線(xiàn)的總和是B______。14+32=46A．48；　　B．46；　　　C．36；　　　　D．32。13．某計(jì)算機(jī)字長(zhǎng)是16位，它的存儲(chǔ)容量是1MB，按字編址，它的尋址范圍是A______。1mb/2b=1024kb/2b=512kA．512K；　B．1M；　　　C．512KB；　　D．1MB。14．以下__B____是錯(cuò)誤的。（輸入輸出 4）A．中斷服務(wù)程序可以是操作系統(tǒng)模塊；　 B．中斷向量就是中斷服務(wù)程序的入口地址；C．