數(shù)字鐘電路設(shè)計(jì)與制作畢業(yè)論文-資料下載頁(yè)
2025-06-23 23:38本頁(yè)面
【正文】 ”，分和秒的計(jì)時(shí)為 60 進(jìn)位；能夠校時(shí)、分。整點(diǎn)報(bào)時(shí)。~220V第 22 頁(yè) 電路總圖 MR1PE9CT07LK253Q46VDGN8USBI/OAabcdefgWHYXiopkrF圖 10 數(shù)字鐘電路第 23 頁(yè) 元器件列表表三：元器件列表Comment Description Footprint LibRef QuantityCap VarVariable or Adjustable CapacitorC1210 Cap Var 1Cap Capacitor Cap 1DiodeHigh Conductance Fast DiodeDO35 Diode 1N914 1Dpy GreenCC mm Black Surface Green 7Segment Display: CC, RH DPLEDDIP10 Dpy GreenCC 6Speaker Loudspeaker PIN2 Speaker 12N3906PNP General Purpose AmplifierTO92A 2N3906 1Res2 Resistor Res2 44SW DPDT Switch SOT236 SW DPDT 2DM74LS48NBCD to 7Segment DecoderN16E DM74LS48N 6DM74LS160AMSynchronous Presettable BCD Decade CounterM16A_N DM74LS160AM 6DM74LS04M Hex Inverter M14A_N DM74LS04M 1DM74LS00MQuad 2Input NAND GateM14A_N DM74LS00M 2cd4518 Dual BCD Up Counter 62010 MC14518BCL 1CD4060BCM14Stage Ripple Carry Binary CounterM16A_N CD4060BCM 1M74HC08B1RQuad 2Input AND GateDIP14 M74HC08B1R 1XTAL Crystal Oscillator R38 XTAL 1第 24 頁(yè) 結(jié)在連接六十進(jìn)制的進(jìn)位及二十四進(jìn)制的接法中,要求熟悉邏輯電路及其芯片各引腳的功能,那么在電路出錯(cuò)時(shí)便能準(zhǔn)確地找出錯(cuò)誤所在并及時(shí)糾正了.在設(shè)計(jì)電路中,輸出不一定是從 Vo 端口輸出,例如六十進(jìn)制的輸出就不是從 Vo 輸出,而是從與非門的輸出接反向器 74LS00輸出來作為下一個(gè)計(jì)數(shù)的輸入脈沖。這次對(duì)數(shù)字鐘的設(shè)計(jì)，讓我了解了關(guān)于數(shù)字鐘的原理與設(shè)計(jì)理念，加強(qiáng)了我們動(dòng)手、思考和解決問題的能力。在此次的數(shù)字鐘設(shè)計(jì)過程中,我更進(jìn)一步地熟悉了芯片的結(jié)構(gòu)及掌握了各芯片的工作原理和其具體的使用方法，數(shù)模塊上面有以前的經(jīng)驗(yàn)，設(shè)計(jì)技術(shù)模塊很快就得出了正確的結(jié)果，雖然跟實(shí)驗(yàn)室用得芯片不一樣，但原理不一樣，我也得出結(jié)論，不同的電路可以實(shí)現(xiàn)同樣的功能，我們應(yīng)該設(shè)計(jì)最簡(jiǎn)單，最經(jīng)濟(jì)，最實(shí)用的電路。當(dāng)然這個(gè)不一定所有條件都符合，找到一個(gè)最大限度滿足各種條件的方案是我們?cè)O(shè)計(jì)的目標(biāo)。認(rèn)識(shí)來源于實(shí)踐，實(shí)踐是認(rèn)識(shí)的動(dòng)力和最終目的，實(shí)踐是檢驗(yàn)真理的唯一標(biāo)準(zhǔn)通過本次畢業(yè)設(shè)計(jì),我明白了一個(gè)道理:無論做什么事情 ,都必需養(yǎng)成嚴(yán)謹(jǐn),認(rèn)真,數(shù)字電路來實(shí)現(xiàn)的,所以電路較復(fù)雜,但是容易理解.通過這次設(shè)計(jì),我還掌握了制 PCB 的一系列步驟，我又掌握了些元器件的用途以及它們的參數(shù)、性能。這次的設(shè)計(jì)電路我用到了計(jì)數(shù)器、譯碼器等，通過自己分析和設(shè)計(jì)更好地運(yùn)用了它們，第 25 頁(yè)而且還學(xué)會(huì)了它們更多的功能，發(fā)現(xiàn)它們的功能遠(yuǎn)比書上說的多很多，可以利用不同的接法設(shè)計(jì)出各種各樣不同的電路出來。這次設(shè)計(jì)提高了我理論和實(shí)踐相結(jié)合的能力，增加了把理論用于實(shí)踐的興趣，同時(shí)也提高了我分析問題和解決問題的能力。沒有最好，只有更好。我相信通過這一次的畢業(yè)設(shè)計(jì)之后，我以后會(huì)更加努力，用嚴(yán)謹(jǐn)?shù)目茖W(xué)態(tài)度去面對(duì)一切。認(rèn)識(shí)來源于實(shí)踐，實(shí)踐是認(rèn)識(shí)的動(dòng)力和最終目的，實(shí)踐是檢驗(yàn)真理的唯一標(biāo)準(zhǔn)。第 26 頁(yè)致 謝畢業(yè)設(shè)計(jì)完成了，在這個(gè)過程中我學(xué)到了很多東西。首先我要感謝我的指導(dǎo)老師馬茵老師，她在我完成論文的過程中，給予了我很大的幫助。在論文開始的初期，我對(duì)于論文的結(jié)構(gòu)以及文獻(xiàn)選取等方面都有很多問題，整體構(gòu)思不是很明確，段落層次也不是很清晰，老師詳細(xì)給我分析論文的寫作過程，從論文的題目，論文的內(nèi)容，論文的脈絡(luò)，都給我詳細(xì)的指導(dǎo)。在我論文的進(jìn)展過程中，老師也及時(shí)給我解決疑惑，并且監(jiān)督我論文的進(jìn)展過程，非常感謝！但是慚愧的是，我沒有及時(shí)完成任務(wù)，論文也時(shí)有偏差出現(xiàn)，經(jīng)過了曲折的過程，老師也耐心的給我激勵(lì)，非常感謝!我想，畢業(yè)論文的過程不僅僅是一個(gè)完成一篇論文的過程，而是一個(gè)端正態(tài)度的過程，是總結(jié)大學(xué)三年的一個(gè)過程，是在踏入社會(huì)前的歷練過程。這個(gè)過程將使我受益匪淺！第 27 頁(yè)參 考 文 獻(xiàn)[1] 北京:高等教育出版社,2022[2]:上海交通大學(xué)出版社,1999 [3]（I）.北京:中國(guó)電力出版社，1996[4]:哈爾濱工業(yè)大學(xué)出版社,1993[5]陳 [M].北京:高等教育出版社,2022[6],1995嗎[7],2022[8],2022[9]、實(shí)驗(yàn)、,2022[10]，1985[11][美] :高等教育出版社,2022[12][美] JohnM Yarbrough .DIGITAL LOGIC APPLICATIONS AND :機(jī)械工業(yè)出版社，202
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1