【正文】 ice仿真秤鉤輸出spice子電路文件獲得全波子電路的目的是為了利用spice軟件進(jìn)行更為靈活的仿真，此處可以將其他spice模型、ibis模型等組合在一起進(jìn)行更為復(fù)雜的仿真。4總結(jié)與實(shí)例印制電路板并非連接各個(gè)元件的無(wú)源元件。當(dāng)上升時(shí)間減小到一定程度，電路板上的寄生電容和寄生電感開始導(dǎo)致一些可能影響電路性能的噪聲信號(hào)和瞬態(tài)信號(hào)時(shí)，就需要考慮信號(hào)完整性問(wèn)題。在設(shè)計(jì)過(guò)程中應(yīng)該知道回流信號(hào)在什么地方，如果對(duì)返回信號(hào)不予考慮，就會(huì)花費(fèi)大量的時(shí)間和精力對(duì)50%的信號(hào)線的流動(dòng)路徑進(jìn)行規(guī)劃和指定策略，而對(duì)于另外50%的信號(hào)線的處理則聽之任之。 信號(hào)完整性問(wèn)題被分為4個(gè)部分：EMI在一個(gè)網(wǎng)絡(luò)上的反射在兩個(gè)網(wǎng)絡(luò)或者多個(gè)網(wǎng)絡(luò)之間的串?dāng)_，很多情況下是EMI的特殊情況在元件切換狀態(tài)時(shí)，電源系統(tǒng)的穩(wěn)定性一、電磁干擾回路電流總是從阻抗最小的路徑上流過(guò)。交流信號(hào)的回流信號(hào)總是趨向于直接從信號(hào)走線的下方通過(guò)。當(dāng)上升時(shí)間減小時(shí)更明顯?；亓髅娣e由信號(hào)經(jīng)過(guò)的走線以及信號(hào)返回信號(hào)源的路徑所決定。對(duì)于高頻信號(hào)EMI是與回路面積緊密相關(guān)的。如果要想把EMI減小到最小，就必須把回路面積減小到最小。參考層中的縫隙，連接線的信號(hào)分配排列以及接口處的不完整敷銅等都會(huì)影響回流面積從而影響EMI。當(dāng)參考信號(hào)為電源層時(shí)，回流信號(hào)在電源層，可以認(rèn)為回流信號(hào)通過(guò)最近的旁路電容從電源層流回了地層。當(dāng)信號(hào)走線在不同的層中改變時(shí)，回流信號(hào)會(huì)通過(guò)旁路電容在相應(yīng)的參考層間流動(dòng)。信號(hào)線被布在不相關(guān)的層時(shí)會(huì)導(dǎo)致不確定結(jié)果，因此不應(yīng)在一個(gè)不相關(guān)的層上方布線。短截線等等效于一個(gè)天線，因此會(huì)產(chǎn)生大量的電磁輻射。二、反射與傳輸線無(wú)限長(zhǎng)，絕對(duì)均勻的走線或者導(dǎo)線叫做傳輸線。如果有限長(zhǎng)的傳輸線終端連接在它的特征阻抗Z上，那么它看起來(lái)等效于無(wú)限長(zhǎng)的傳輸線。改變走線所在的層會(huì)導(dǎo)致走線阻抗不均勻，從而產(chǎn)生反射。改變走線所在的層導(dǎo)致回流信號(hào)跨越參考層（回流信號(hào)通過(guò)附近的旁路電容到達(dá)另一個(gè)層），通往旁路電容的路徑以及返回到走線下面的路徑可能會(huì)產(chǎn)生不連續(xù)的阻抗，從而導(dǎo)致反射。三、串?dāng)_既有前向串?dāng)_又有后向串?dāng)_的耦合稱作電容性耦合串?dāng)_。由于磁場(chǎng)變化導(dǎo)致被動(dòng)線產(chǎn)生與驅(qū)動(dòng)線中電流方向相反的電流，這種感應(yīng)產(chǎn)生的電流為電感性耦合串?dāng)_。減少串?dāng)_的方法：讓信號(hào)的速度變慢以及讓走線分離更遠(yuǎn)。如果串?dāng)_是要面對(duì)的問(wèn)題，那么就要把所有的敏感走線都布置成帶狀線。減少串?dāng)_的方法：使用帶狀線（消除前向串?dāng)_）利用重疊的層，走線盡可能靠近它們的參考層讓走線之間的距離盡可能遠(yuǎn)四、差分阻抗設(shè)計(jì)規(guī)則： 走線長(zhǎng)度應(yīng)該相等布線時(shí)，差分走線要彼此靠近。差分走線之間的間距必須在整個(gè)長(zhǎng)度上保持恒定。五、旁路電容與去耦系統(tǒng)傳統(tǒng)方法：每一個(gè)需要去耦的地方使用兩個(gè)或多個(gè)電容，一個(gè)提供大量的電菏，一個(gè)提供快速響應(yīng)。電容放置的位置越靠近發(fā)生開關(guān)動(dòng)作的器件越好。把小一些的，反應(yīng)速度更快一些的電容放置在離器件更近的位置。選擇低電感類型的電容。使用低阻抗的焊盤和過(guò)孔進(jìn)行設(shè)計(jì)。為了得到更快的響應(yīng)，考慮在電路板中設(shè)計(jì)平面電容。把響應(yīng)速度快的電容放置在靠近參考電壓的位置。[參考文獻(xiàn)][1] (美)[M].李玉山等譯:[2] [M].[3] [M]: [4] [M]: [5] Designer (Protel)原理圖與PCB設(shè)計(jì)教程[M]: [6] [M]: [7] [M]: [8] [M]: [9] Eric Integrity Simplified:Prentice Hall PTR .2003[10] Douglas Brooks.Signal Integrity Issues and Printed Circuit Board Design:Prentice Hall PTR .2003[11] . Speed Circuit Board Signal Integrity:Artech House Publishers 2004謝 辭本論文是在張瞳老師的指導(dǎo)下完成的。在論文完成過(guò)程中，得到我的舍友和同學(xué)的幫助，在此表示非常感謝！也謝謝上學(xué)期間曾經(jīng)幫助過(guò)我的老師，父母，同學(xué)以及所有人，因?yàn)橛心銈兊慕虒?dǎo)，養(yǎng)育和幫助，我大學(xué)四年的時(shí)光才過(guò)得充實(shí)，真心的謝謝你們！寶雞文理學(xué)院本科畢業(yè)論文（設(shè)計(jì)）任務(wù)書課題條件：在大學(xué)期間,我非常喜歡基于對(duì)高速電路板子的設(shè)計(jì)和學(xué)習(xí)，使我對(duì)有關(guān)對(duì)有關(guān)原子與分子之間的問(wèn)題有了一定的興趣，也掌握了有關(guān)本次論文的相關(guān)專業(yè)知識(shí)。 《高速電路板級(jí)SI(信號(hào)完整性分析)PI（電源完整性分析）與實(shí)踐》是這次我的論文題目，課題類型是理論型。我會(huì)通過(guò)自己的努力學(xué)習(xí)，在老師的指導(dǎo)下順利完成畢業(yè)論文。畢業(yè)論文（設(shè)計(jì)）主要內(nèi)容：論文題目：高速電路板級(jí)SI(信號(hào)完整性分析)PI（電源完整性分析）與實(shí)踐主要內(nèi)容： 了解電路板的設(shè)計(jì)中出現(xiàn)的問(wèn)題，利用相關(guān)軟件進(jìn)行電路仿真，形象的進(jìn)行電路分析。提綱摘要：1．引言：介紹MATLAB仿真的相關(guān)知識(shí) 2．正文部分（包括M文件，simulink的介紹以及電路仿真） 3．結(jié)束語(yǔ)注：課題性質(zhì)分為①理論型②實(shí)踐應(yīng)用型。下同。主要參考文獻(xiàn)：[1](美)[M].李玉山等譯:電子工業(yè)出版社2005[2][M]:機(jī)械工業(yè)出版社2005[3][M]:電子工業(yè)出版社2009 [4]曾峰,PADS [M]:電子工業(yè)出版社2010 [5]江思敏,Altium Designer (Protel)原理圖與PCB設(shè)計(jì)教程[M]:機(jī)械工業(yè)出版社2009 [6]姜培安，高速電路PCB設(shè)計(jì)方法與技巧[M]:中國(guó)電力出版社2010 指導(dǎo)教師意見：1．通過(guò)； 2．完善后通過(guò)； 3．未通過(guò)簽 名： 年 月 日注：以上各項(xiàng)內(nèi)容由學(xué)生填寫，指導(dǎo)教師審核后簽署意見。寶雞文理學(xué)院本科畢業(yè)論文（設(shè)計(jì)）結(jié)題報(bào)告本課題完成情況，包括研究過(guò)程、結(jié)果、存在的問(wèn)題等：本課題主要完成高速電路板級(jí)SI（信號(hào)完整性分析）與PI（電源完整性分析）的實(shí)踐，研究的過(guò)程主要是運(yùn)用各種仿真軟件仿真出高速電路存在的各種由于電路原理及板級(jí)設(shè)計(jì)存在的問(wèn)題，解決在作品制作前，提高效率，節(jié)約成本。課題完成的結(jié)果，基本可以實(shí)現(xiàn)在設(shè)計(jì)中解決大部分完整性問(wèn)題，實(shí)現(xiàn)板級(jí)電路較高的成品率，但有些原理性的東西依然有比較大的分歧，在學(xué)術(shù)上有待解決，反映到設(shè)計(jì)上就需要大量的設(shè)計(jì)經(jīng)驗(yàn)，來(lái)解決這些重要的問(wèn)題。存在的問(wèn)題主要是在SI與PI的聯(lián)合仿真上的軟件還不是很成熟，往往PI上一個(gè)很小的問(wèn)題反映到SI的仿真上就會(huì)出現(xiàn)比較大的缺陷，影響整體的開發(fā)時(shí)間和效率。希望業(yè)界早些出現(xiàn)一款比較好的聯(lián)合仿真軟件。注：由學(xué)生填寫。指導(dǎo)教師意見：（同意、不同意）答辯指導(dǎo)教師： （簽名）系畢業(yè)論文（設(shè)計(jì)）指導(dǎo)委員會(huì)審查意見：經(jīng)審查，（同意、不同意）答辯。系畢業(yè)論文（設(shè)計(jì)）指導(dǎo)委員會(huì)主任：寶雞文理學(xué)院本科畢業(yè)論文（設(shè)計(jì)）成績(jī)?cè)u(píng)定及答辯評(píng)議表指導(dǎo)教師評(píng)語(yǔ)：隨著電子系統(tǒng)朝著大規(guī)模、小體積、高速度的方向不斷發(fā)展,基于傳統(tǒng)的電路設(shè)計(jì)理論設(shè)計(jì)出來(lái)的電路越來(lái)越多的遇到了諸如信號(hào)完整性和電源完整性之類的問(wèn)題,嚴(yán)重的甚至?xí)?dǎo)致系統(tǒng)無(wú)法工作。要適應(yīng)當(dāng)前電子系統(tǒng)的發(fā)展,光靠設(shè)計(jì)完成后的修修補(bǔ)補(bǔ)是遠(yuǎn)遠(yuǎn)不能解決問(wèn)題的,而且成品后期解決問(wèn)題耗費(fèi)的成本,要數(shù)百倍于產(chǎn)品設(shè)計(jì)階段解決問(wèn)題的成本,必須從設(shè)計(jì)階段就應(yīng)用一整套的高速電路設(shè)計(jì)理論來(lái)指導(dǎo)電路板的設(shè)計(jì)。在這樣的背景下,各種各樣的高速電路設(shè)計(jì)理論應(yīng)運(yùn)而生。 高速電路首先要解決信號(hào)完整性問(wèn)題。本文在理想的無(wú)損傳輸線的基礎(chǔ)上,利用傳輸線理論,分析研究高速印刷電路板走線的信號(hào)特性,發(fā)現(xiàn)影響信號(hào)完整性的原因并找出解決常用的幾種解決方法及各方法的優(yōu)缺點(diǎn)。本論文的選題有很高的實(shí)用價(jià)值，有創(chuàng)新見解。另外格式正確，條理清晰，語(yǔ)句流暢。在整個(gè)論文過(guò)程中，該同學(xué)能夠刻苦鉆研，主動(dòng)與老師交流，對(duì)論題有自己獨(dú)到的見解。希望該同學(xué)在以后對(duì)該論題能做進(jìn)一步的研究！成績(jī)： 指導(dǎo)教師： （簽名）答辯小組評(píng)定成績(jī)答辯成績(jī)： （答辯小組成員打分的平均值） 組長(zhǎng)簽名： 年 月 日 答辯委員會(huì)意見主席簽名： 年 月 日畢業(yè)論文成績(jī)指導(dǎo)教師評(píng)定成績(jī)（權(quán)重50%）答辯小組評(píng)定成績(jī)（權(quán)重50%）總評(píng)成績(jī)畢業(yè)設(shè)計(jì)成績(jī)指導(dǎo)教師評(píng)定成績(jī)（權(quán)重30%）評(píng)閱教師評(píng)定成績(jī)（權(quán)重30%）答辯小組評(píng)定成績(jī)（權(quán)重40%）總評(píng)成績(jī)系畢業(yè)論文(設(shè)計(jì))指導(dǎo)委員會(huì)意見負(fù)責(zé)人簽字： 年 月 日寶雞文理學(xué)院本科畢業(yè)論文（設(shè)計(jì)）答辯過(guò)程記錄答辯記錄（所提出問(wèn)題及對(duì)問(wèn)題答辯要點(diǎn)）注：每名學(xué)生的答辯過(guò)程都要分別記錄。 秘書： （簽名