【文章內(nèi)容簡介】 象，那么驅(qū)動器A所在的傳輸線被稱之為 干擾源網(wǎng)絡(luò)或侵害網(wǎng)絡(luò)(Agreessor)，相應(yīng)的接收器D所在的傳輸線網(wǎng)絡(luò)被稱之為靜態(tài)網(wǎng)絡(luò)或受害網(wǎng)絡(luò)。靜態(tài)網(wǎng)絡(luò)靠近干擾源一端的串?dāng)_稱為近端串?dāng)_ (也稱后向串?dāng)_)，而遠(yuǎn)離干擾源一端的串?dāng)_稱為遠(yuǎn)端串?dāng)_(或稱前向串?dāng)_)。由于產(chǎn)生的原因不同將串?dāng)_可分為容性耦合串?dāng)_和感性耦合串?dāng)_兩類。圖5 兩條傳輸線的耦合容性耦合機制當(dāng)干擾線上有信號傳輸時，由于信號邊沿電壓的變化，在信號邊沿附近的區(qū)域，干擾線上的分布電容會感應(yīng)出時變的電場，而受害線處于這個電場里面， 所以變化的電場會在受害線上產(chǎn)生感應(yīng)電流?？梢园研盘柕倪呇乜闯墒茄馗蓴_線移動的電流源，在它移動的過程中，通過電容耦合不斷地在受害線上產(chǎn)生電流噪聲。 由于在受害線上每個方向的阻抗都是相同的，所以50％的容性耦合電流流向近端而另509／6則傳向遠(yuǎn)端。此外，容性耦合電流的流向都是從信號路徑到返回路 徑的，所以向近端和遠(yuǎn)端傳播的耦合電流都是正向的。對于近端容性耦合串?dāng)_，隨著驅(qū)動器輸出信號出現(xiàn)上升沿脈沖，流向近端的電流將從零開始迅速增加，當(dāng)邊沿 輸入了一個飽和長度以后，近端電流將達(dá)到一個固定值。另外，流向近端的耦合電流將以恒定的速度源源不斷地流向近端，當(dāng)上升沿到達(dá)干擾線的接收端，此上升沿 會被接受吸收，不再產(chǎn)生耦合電流信號，但是受害線上還有后向電流流向受害線的近端，所以近端的耦合電流將持續(xù)兩倍的傳輸延遲。對于遠(yuǎn)端容性耦合串?dāng)_，由于信號的邊沿可看成是移動的電流源，它將在邊沿的附近區(qū)域產(chǎn)生經(jīng)互容流進(jìn)受害線的耦合電流，而產(chǎn)生的耦合電流將有 50％與干擾線上的信號同向而且速度相同地流人遠(yuǎn)端，因此隨著干擾線上信號的傳輸，在受害線上將不斷地產(chǎn)生的前向耦合電流而且和已經(jīng)存在的前向耦合電流不 斷地疊加，并一同傳向遠(yuǎn)端。由于串?dāng)_只在信號的邊沿附近區(qū)域產(chǎn)生，流向遠(yuǎn)端的耦合電流的持續(xù)時間等于信號的躍變時間。具體的容性耦合如圖6所示。 圖6 前向傳播和后向傳播的互容耦合感性耦合機制當(dāng)信號在于擾線上傳播時，由于信號電流的變化，在信號躍變的附近區(qū)域，通過分布電感的作用將產(chǎn)生時變的磁場，變化的磁場在受害線上將感應(yīng)出噪聲 電壓，進(jìn)而形成感性的耦合電流，并分別向近端和遠(yuǎn)端傳播。與容性耦合電流不一樣的是，感性耦合電流的方向與干擾線上信號傳播的方向是反向的，向近端傳輸 時，電流回路是從信號路徑到返回路徑，而向遠(yuǎn)端傳輸時，電流回路則是從返回路徑到信號路徑。對于近端感性耦合串?dāng)_，其特征與近端容性耦合串?dāng)_非常相似，也是從零開始迅速增加，當(dāng)傳輸長度大于等于飽和長度以后，將穩(wěn)定在一個固定值，持續(xù)時間是兩倍的傳輸延遲。因為流向近端的感性耦合電流與容性耦合電流同向，所以兩者將疊加在一起。對于遠(yuǎn)端感性耦合串?dāng)_，感性耦合噪聲與干擾線上信號邊沿的傳播速度相同，而且在每一步將會耦合出越來越多的噪聲電流，持續(xù)的時間等于信號躍變的 時間。但是由于電流流向與遠(yuǎn)端容性耦合電流是反向的，所以到達(dá)受害線遠(yuǎn)端接收器的耦合電流是兩者之差。具體的感性耦合如圖7所示。圖7 前向和后向傳播的互感耦合互感和互容的混合效應(yīng)一般地，在完整的地平面上，容性和感性的耦合產(chǎn)生的串?dāng)_電壓大小相等，因此遠(yuǎn)端串?dāng)_的總噪聲由于容性和感性耦合的極性不一樣而相互抵消。在帶狀 線電路更能夠顯示兩者之間很好的平衡，其遠(yuǎn)端耦合系數(shù)極小，但是對于微帶線路，由于與串?dāng)_相關(guān)的電場大部分穿過的是空氣，而不是其他的絕緣材料，因此容性 串?dāng)_比感性串?dāng)_小，導(dǎo)致其遠(yuǎn)端串?dāng)_系數(shù)是一個小的負(fù)數(shù)。2 解決串?dāng)_的方法串?dāng)_在電子產(chǎn)品的設(shè)計中普遍存在，通過以上的分析與仿真，了解了串?dāng)_的特性，總結(jié)出以下減少串?dāng)_的方法：(1)在情況允許的情況下，盡量增大走線之間的距離，減小平行走線的長度，必要時采用jog方式走線。(2)在確保信號時序的情況下，盡可能地選擇上升沿和下降沿速度更慢的器件，使電場和磁場變化的速度變慢，從而降低串?dāng)_。(3)在設(shè)計走線時，應(yīng)該盡量使導(dǎo)體靠近地平面或電源平面。這樣可以使信號路徑與地平面緊密的耦合，減少對相鄰信號線的干擾。(4)在布線空間允許的條件下，在串?dāng)_較嚴(yán)重的兩條信號線之間插入一條地線，可以減小兩條信號線間的耦合，進(jìn)而減小串?dāng)_。3 EMI、EMC隨著當(dāng)今數(shù)字化時代的發(fā)展，大部分電子設(shè)備工作頻率基本上都在100MHz以上，串行輸出接口的速率也越來越趨近Gbps級別，而且它們常常必須與其它電子設(shè)備同時在一個很狹窄的空間下工作，這使得電磁兼容問題變得非常突出，目前幾乎所有重要的電子設(shè)備都必須通過電磁干擾和電磁兼容(EMI/EMC)測試。如果無法通過這種測試，那么這一產(chǎn)品是不可能準(zhǔn)許進(jìn)入市場的。 為了不致影響產(chǎn)品的上市周期，EMI/EMC指標(biāo)和產(chǎn)品性能指標(biāo)一樣都已成為衡量一個設(shè)計成功與否的標(biāo)志。而EMI/EMC問題的解決決不是簡單地在外部做一些屏蔽措施就可搞定的，它是一個系統(tǒng)性的問題，與器件選擇、電路設(shè)計、PCB布局和布線、以及I/O接口的選擇都有很大的關(guān)系，因此必須從原理圖設(shè)計開始就要考慮EMI/EMC問題的解決辦法。 器件的選擇主要應(yīng)考慮優(yōu)先選用工作電流、泄漏電流、紋波電流、紋波電壓、功耗和工作電壓低的器件，電路設(shè)計主要應(yīng)考慮電源電路、高壓和高頻電路、以及輸入/輸出電路的匹配、同步、驅(qū)動和均衡，這部分比較復(fù)雜，主要取決于設(shè)計師的經(jīng)驗和水平，這里不作多表。 PCB是系統(tǒng)中主要的輻射源，控制系統(tǒng)中所有的PCB的EMI輻射、提高系統(tǒng)搞干擾的能力是確保產(chǎn)品通過EMC測試的最好方法。首先要認(rèn)識到的是，PCB的布局是很重要的，必須注意把高壓和高頻部分與低壓和低頻電路部分在PCB上分割開來，必要時可能還要在PCB上開一些溝槽以加強屏蔽效果。其次，PCB的布線是產(chǎn)生EMI問題的主要來源，尤其是當(dāng)今隨著PCB板空間的越來越小和層數(shù)的越來越多，越來越多的高頻信號線和電源線如何很好地避免相互干擾變成了一個非常棘手的問題。 現(xiàn)有的一些EMC仿真分析工具可以幫助PCB設(shè)計工程師解決一些EMI的問題，不過，目前并沒有一種能完全并準(zhǔn)確地仿真EMI效果的工具，這主要是因為PCB各種過孔的阻抗受工藝和材料的影響非常大，現(xiàn)有的仿真分析工具沒有辦法對它進(jìn)行精確的傳輸線效應(yīng)分析。盡管目前市場上出現(xiàn)了一些易于使用的基于EMC設(shè)計規(guī)則檢查的EMI/EMC仿真分析工具，如Cadence的EMControl和Zuken的EMC Adviser，但它們只能幫助PCB設(shè)計師發(fā)現(xiàn)和解決PCB實際布線時產(chǎn)生的EMI問題，而不可能從根本上解決PCB布線的EMC問題。 要想從根本上解決這一問題，必須對PCB的布線有一個更深入的了解。PCB上的噪聲源是多種多樣的，如信號噪聲(反射和串?dāng)_等)、電源/地噪聲、以及天線(懸空線)等等，為了確保減少PCB的EMI，這些信號的、器件的、電源/地平面的以及天線的噪聲源都必須加以考慮。 考慮到信號噪聲源是信號完整性(SI)問題、電源/地噪聲源是電源完整性(PI)問題，因此最終的EMC問題的解決必須依靠正確的SI、PI和EMI的共同設(shè)計，而不僅僅只是考慮EMC的問題。目前業(yè)界主要的SI和PI仿真分析工具有Cadence的PCB SI 230/6Mentor的HyperLynx和Zuken的HotStage。 I/O接口(特別是高速串行接口)也是產(chǎn)生EMI/EMC問題的一個主要輻射源，盡管我們可以采取一些外部屏蔽措施和濾波/匹配等電路設(shè)計補救措施，但最根本的辦法是徹底消除輻射大量干擾的輸入/輸出器件(如功放和收發(fā)器等)和連接電纜。值得慶幸的是，隨著柔性PCB板材料、設(shè)計和制造技術(shù)的進(jìn)步，這一方法現(xiàn)在是完全可行的?，F(xiàn)在Zuken的從PCB設(shè)計到制造一體化解決方案CR5000可以支持用柔性PCB板來連接兩塊不同層數(shù)的PCB硬板，柔性PCB板的應(yīng)用不僅可省掉EMI輻射較大的I/O端口和器件，而且可提高全系統(tǒng)的可靠性和節(jié)省系統(tǒng)的BOM成本。 SI的HyperLynx 仿真HyperLynx 包括前仿真工具LineSim和后仿真工具BoardSim。 LineSim是用來原理圖仿真，BoardSim可以用來PCB板級仿真。HyperLynx能仿真的范圍包括信號完整性（signalintegrity），串?dāng)_(crosstalk)和電磁兼容(EMC)。1使用linesim進(jìn)行布線前仿真一個簡單的模型如圖包含一個驅(qū)動器，傳輸線和接收器。如何實現(xiàn)阻抗匹配，才能保證沒有反射，振鈴現(xiàn)象？通過信號完整行理論我們知道要保持傳輸線一致的阻抗，如50歐姆，如果阻抗不匹配怎么樣才能通過端接的方法改善波形？往往實際上理論計算不能完全的解決問題，實際的仿真能快速直觀的得出結(jié)果。圖8 傳輸模式本節(jié)先運行一個實例FileOpen LineSim ：圖中的74AC11x為驅(qū)動器，通過傳輸線后接2個74HCxx門電路。圖9 實例圖SimulateRun Interactive Simulation(Oscilloscope)打開仿真界面，設(shè)置Drive waveform 為 Oscillator，頻率為55MHz，水平刻度(Horizontal Scale)設(shè)置為5ns/div,然后運行得如下結(jié)果： 圖10 仿真結(jié)果A1和A2出波形過沖太大，反射導(dǎo)致A0出波形也畸變。這一節(jié)通過端接的方法來改善波形。在CELLA2處通過鼠標(biāo)激活端接電阻和電容，然后把值分別設(shè)置為50歐姆和150pF。圖11仿真實例圖再次運行SimulateRun Interactive Simulation(Oscilloscope)。圖12振鈴仿真圖在加入了端接電路之后A0,A1和A2處的波形過沖消除，有較大的改善。 振鈴仿真圖中的CGS74CT2524為output，74HCXX為input，它們都有各自的ibis模型。源端的端接電阻RS為0歐姆，傳輸線為50歐姆。圖13 仿真實例圖先運行仿真一次，IC model的速度選為Typical，它表示上升下降沿的速率。FastStrong最快，SlowWeak最慢。運行之后的結(jié)果如下，圖中紅色的波形為輸入端74HCXX的下降沿，振鈴比較的大：圖14 運行結(jié)果修改源端端接電阻改善波形的方法HyperLynx帶有智能端接分析的功能，菜單WizardsRun Terminator Wizard運行之后。圖15 運行界面設(shè)置完成之后RS的阻值已經(jīng)改變了。圖16 仿真實例圖再次運行仿真，結(jié)果如下，終端的振鈴顯著減小。圖17運行結(jié)果2使用BoardSim進(jìn)行布線后仿真下面介紹