【正文】 7”不顯示）。執(zhí)行指令01000001B后，DpRamB~DpRam0=“216543”，“3”閃爍。 (5) SystemReg 寄存器位尋址指令如圖513所示。圖513 寄存器位尋址指令當(dāng)On =1 時，第S（S2~S0）位置1；當(dāng)On =0時，第S位清0。(6) 按位下載數(shù)據(jù)且譯碼指令如圖514所示。圖514 按位下載數(shù)據(jù)且譯碼指令其中A3 ~A0為顯示緩存編號（范圍為：0000B~ 0111B，對應(yīng)DpRam0~DpRam7，無效的編號不會產(chǎn)生任何作用），DP=1時點亮該位小數(shù)點，F(xiàn)lash=1時該位閃爍顯示，F(xiàn)lash=0 時該位正常顯示，D4~D0為要顯示的數(shù)據(jù)，按以下表規(guī)則進行譯碼。 單片機控制DA產(chǎn)生電壓模塊軟件設(shè)計由于MAX539的最高串行時鐘頻率為14MHz， (877kHz)， DAC的12位建立時間為25μs ， 因此全碼轉(zhuǎn)換的頻率只能限制在40kHz。MAX539 采用的三線串行接口可與SPITM、QSPITM、MicrowireT M接口標準相兼容。MAX539進行一次轉(zhuǎn)換需要輸入2個8位字 (共 16位) 。這16位串行數(shù)據(jù)可隨串行時鐘進入DAC。圖515為MAX539的時序圖 。圖515 MAX539的接口時序圖當(dāng)CS為低電平時，DIN在 SCLK時鐘信號的控制下，16位數(shù)據(jù)在SCLK的上升沿送入串行移位寄存器。首先進入的四位是偽數(shù)據(jù)位(這4位偽數(shù)據(jù)位在通常情況下是無效的， 僅在多個 DACs鏈形連接時有效)。然后進入的是待轉(zhuǎn)換數(shù)字量的最高位(D11位) ，其次是次高位 ，接著數(shù)字量順次進入，最后進入的是最低位(D0位)。在CS的上升沿，移位寄存器將待轉(zhuǎn)換數(shù)字量(共12位)送入DAC寄存器并交DAC開始轉(zhuǎn)換。由于 MAX539是以16位塊的形式輸入數(shù)字量，而SPI和Microwire接口輸出數(shù)據(jù)是以8位塊的形式傳輸，因此需要 2個寫周期將數(shù)據(jù)送入DAC，而QSPI接口允許可變數(shù)據(jù)輸入(8位～16位) ，故能在一個寫周期內(nèi)將數(shù)字量裝入DAC。而在CS為高電平時 ，串行數(shù)據(jù)不能輸入MAX539。MSP430F169單片機數(shù)據(jù)串行輸出采用方式 0 ，RXD端輸出數(shù)據(jù) ， TXD端輸出移位脈沖。注意 ，在單片機編程時，要將待轉(zhuǎn)換數(shù)字量的高低位進行左右交換，例如待轉(zhuǎn)換的數(shù)字量為03FFH，即0000001111111111B(在0000001111111111B中的前四位是偽數(shù)據(jù)位，不進入DAC進行轉(zhuǎn)換，可以為 0，也可以為1，對轉(zhuǎn)換結(jié)果沒有影響)，經(jīng)左右交換后即成為1111111111000000B，即 FFC0H。在單片機編程時先把C0H賦給SBUF寄存器，然后再賦FFH。第6章 系統(tǒng)調(diào)試及測試結(jié)果 調(diào)試過程中若干問題的解決 系統(tǒng)防干擾措施本課題中系統(tǒng)的總增益為0～80dB，中間增益放大和末級增益放大最高能達到80dB，因此抗干擾措施必須要做得很好才能避免自激和減少噪聲。我們采用下述方法減少干擾， 避免自激：電源隔離，各級供電采用電感隔離，輸入級和功率輸出級采用隔離供電，各部分電源通過電感隔離， 輸入級電源靠近屏蔽盒就近接上1000μF電解電容，電路中用到的去耦電容和濾波電容盡量用鉭電容配合高頻瓷片電容，通過這種方法可避免低頻自激 ；由于實驗室電腦和儀器使用開關(guān)電源，電磁噪聲很大，會對電路產(chǎn)生很強的電磁干擾。所用將輸入部分和增益控制部分裝在屏蔽盒中，避免由于電磁干擾而產(chǎn)生的級間干擾和高頻自激 ；構(gòu)建閉路環(huán)。在輸入級，將整個運放用較粗的地線包圍，可吸收高頻信號減少噪聲。在增益控制部分和后級功率放大部分也都采用了此方法。在功率級，此法可以有效地避免高頻輻射；所有信號耦合用電解電容兩端并接高頻瓷片電容以避免高頻增益下降；使用同軸電纜，輸入級和輸出級使用BNC接頭，輸入級和功率級之間用同軸電纜連接。實踐證明,電路的抗干擾措施比較好，在0kHz～10MHz 的通頻帶范圍和 0～80dB增益范圍內(nèi)都沒有自激。 電路設(shè)計中遇到的問題及解決方案在本課題中電路越到了一些問題，經(jīng)過認真實踐過找出了切實可行的解決方案單片機MSP430在和鍵盤管理芯片ZLG7290連接造成I2C總線信號不穩(wěn)定問題：在設(shè)計中發(fā)現(xiàn)單片機在和ZLG7290的連接過程中，時常會發(fā)現(xiàn)I2C總線信號傳輸會受到干擾。，而ZLG7290在5V供電時會對I2C總線造成一定的干擾，導(dǎo)致信號傳輸?shù)牟环€(wěn)定。最終經(jīng)過試驗發(fā)現(xiàn)。AD603雙片級聯(lián)的穩(wěn)定性問題：兩片AD603的最大增益可以達到60dB，但是實際制版時的工藝和走線存在不足，若兩片 AD603直接級聯(lián)，當(dāng)增益達到50dB時會出現(xiàn)自激震蕩，在加入屏蔽和改善電源濾波后效果仍不理想，而且正常情況下可以在兩片AD603之間加上電容進行隔離，但是本課題由于要求能放大直流所用改想法不可行。最終經(jīng)過試驗發(fā)現(xiàn)在兩級之間加入一級 AD818 的濾波器電路作隔離，可以消除自激問題。AD603的輸出失調(diào)電壓問題：由于 AD603有大約20 mV的輸出失調(diào)電壓(直流偏移電壓), 前一級 AD603 的輸出失調(diào)電壓會被后一級所放大。當(dāng)后級增益較大時，放大后的回波信號直流電位會大大偏離零點，導(dǎo)致輸出信號波形的上半周或下半周被削去一部分，產(chǎn)生嚴重的非線性失真。而且由于前級輸入電路也會帶來直流偏移電壓，因此經(jīng)兩級放大電路放大以后的直流偏移會更加嚴重。設(shè)計之初我們沒有注意到這個問題，在高增益放大時出現(xiàn)了較明顯的失真，由于AD603本身沒有設(shè)置調(diào)零控制端，所以只能在 AD603 之前再加一級直流偏移調(diào)零電路。控制電壓的修正問題：%，理論上可以忽略，但是AD603的輸出增益誤差為1dB，在實際中呈現(xiàn)的輸出電壓與控制字為非線性關(guān)系，需要做軟件修正。我們采用每隔1dB修正一次的方法，在短時間開發(fā)內(nèi)可以達到要求。若要進一步消除誤差，提高精度，可考慮加入AGC反饋控制。系統(tǒng)地線處理：設(shè)計中發(fā)現(xiàn)電路中經(jīng)常產(chǎn)生不可靠的因素，導(dǎo)致電容不穩(wěn)定。經(jīng)過查找發(fā)現(xiàn)當(dāng)電路中數(shù)字芯片和模擬芯片的地線混接在一起發(fā)現(xiàn)會引入一些未知的干擾。經(jīng)過試驗發(fā)現(xiàn)將數(shù)字地與模擬地利用磁珠隔離，將單片機數(shù)字系統(tǒng)與模擬系統(tǒng)電源分開提供，防止數(shù)字系統(tǒng)的干擾進入模擬系統(tǒng)，提高系統(tǒng)的穩(wěn)定性。同時布板時盡量縮短管腳間的距離，提高系統(tǒng)的高頻特性。測試方法及測試裝置測試條件：室溫25 攝氏度、工頻220V 交流電源；測試儀器：Tektronix TDS210 數(shù)字示波器 盛普 33120A 信號發(fā)生器 10MHZ UNIT 四位半數(shù)字式電壓表輸出噪聲測試 ：將輸入端對地短接，輸出接于示波器查看波形，在 40dB 的增益時，噪聲的峰峰值小于 300mV，滿足要求。 輸入端接上信號，先將放大器調(diào)節(jié)到60dB 增益處時，斷開輸入信號，將輸入端對地短接，輸出端接示波器觀察到噪聲的峰峰值小于300mV，達到要求。電源紋波測試：用高精度的萬用表進行測量，直流穩(wěn)壓電源的輸出電壓無偏差。用示波器對電源紋波進行測量發(fā)現(xiàn)電源紋波在很小范圍內(nèi)。測試結(jié)果輸入阻抗：根據(jù)本次課題電路，電路的輸入阻抗要大于50W。負載電阻：根據(jù)電路末級功率放大電路，電路的負載電阻達到了50W的要求電壓增益測試：加入 10MHz，有效值 1mV 的正弦波，達到60dB增益要求，且波形失真度僅為 %。頻帶測試：帶內(nèi)增益起伏均小于 1dB，3dB截頻點誤差不超過 10%。電路的有效值為10mV正弦信號在60dB增益下放大信號，和~60dB幅頻特性測試數(shù)據(jù)如表61和表62所示。表61 有效值為10mV正弦信號在60dB增益下放大信號0Hz10Hz100 Hz1kHz10 kHz100kHz1 MHz10MHz10mV V表62 0~60dB幅頻特性測試數(shù)據(jù)輸入信號/mV放大倍數(shù)/dB0 ~4MHz帶內(nèi)增益起伏/dB0 ~9MHz帶內(nèi)增益起伏/dB輸出噪聲/mV100101010201030104010501060第7章 總結(jié)與展望 總結(jié)本設(shè)計偏重于模擬電路處理，得到了很高的增益和較小的噪聲。采用多種抗干擾措施來處理前級放大，選用集成芯片作增益控制和功率放大，因而設(shè)計很靈活也很容易實現(xiàn)。其中輸入選用OPA642型運放構(gòu)成跟隨器，提高了輸提高了輸入阻抗，低噪聲可變增益放大器AD603，低噪聲功率放大器OPA603和高速緩沖器BUF634搭配，設(shè)計方案論證充分，各級電路指標選擇、性能權(quán)衡理，系統(tǒng)的增益、帶寬等主要指標均達到課題的要求。設(shè)計與制作中抑制零漂的自歸零程序?qū)ο到y(tǒng)的零點漂移有很好的抑制作用，能使小信號的偏置真實地反映在輸出信號中?？垢蓴_措施考慮完備，利用屏蔽、數(shù)模隔離、電源隔離、濾波及去耦等措施和在PCB板設(shè)計使用閉路環(huán)等技術(shù)，有效減少了噪聲和干擾。但是由于用的同軸電纜屏蔽效果并不好，所以測量輸入端短路的噪聲電壓時隨輸入短接方式不同而有很大的誤差。但高增益測試時（80dB），輸出噪聲達到 ，波形有些不理想。另外，增益較小時，所使用的信號源輸出噪聲電平和信號電平處于同一個數(shù)量級，波形不是很理想。但噪聲電平滿足題目要求。測試過程中的誤差主要來源于電磁干擾，如測試噪聲時，波形上疊加有 100kHz的開關(guān)電源產(chǎn)生的噪聲。測試性能總結(jié)從指標來看我們各方面的指標都達到或超過了本次課題的要求。 展望提高系統(tǒng)的增益，和高增益時系統(tǒng)的特性。經(jīng)過測試發(fā)現(xiàn)系統(tǒng)在80 dB時候雖然有些失真，但是如果能有效抑制系統(tǒng)高增益時的噪聲時，系統(tǒng)的高增益效果還是能較好的實現(xiàn)。進一步擴大系統(tǒng)的帶寬，同時讓系統(tǒng)的幅頻特性更接近理想的曲線。由于實驗室所用的信號源帶寬有限，所用不能準確測出系統(tǒng)截止頻率。但是將電路優(yōu)化，系統(tǒng)的帶寬有望在能擴展。同時系統(tǒng)的增益預(yù)置由于采用的DA位數(shù)有限，如果采用更高位數(shù)的DA系統(tǒng)的增益預(yù)置有望能無限接近線性。同時系統(tǒng)的可預(yù)置帶寬點由于器件的原因，只能有兩點，但是如果選用高頻幅頻特性好的器件，系統(tǒng)化的可預(yù)置帶寬點可以進一步增加。同時可以進一步提高系統(tǒng)的人機界面，優(yōu)化系統(tǒng)的操作。參考文獻[1] （模擬）.：高等教育出版社，2005：1234。[2]張慰兮、王穎. ：南京大學(xué)出版社，2005：1200。[3] 杜永、張赤斌、248(1)： 3638。[4] 李先允、：中國電力出版社，2007：1130。[5] 王東劍、張小華、147(1)：5253。[6] 趙新民、：哈爾濱工業(yè)大學(xué)出版社，2007：3693。[7] 溫振霖、阮新波、25(1)：9096。[8] ：北京航空航天大學(xué)出版社，2000：120247。[9] 陸從青、2010，33(1)：6266。[10] 周荷琴、：中國科技大學(xué)出版社，2008：5302。[11] 杜維、張宏建、：化學(xué)工業(yè)出版社，2008，3228。[12] 張博、楊揚、190(1)：4548。[13] 連全文、馮全源. ，2008，40(3)：2931。[14] ，2008，40(1)：149152。[15] 馬忠梅、籍順心、張凱、：北京航空航天大學(xué)出版社，2007：46286。[16]郁有文、常健、：西安電子科技大學(xué)出版社，2003：1146。[17]潘永雄、. 西安：西安電子科技大學(xué)出版社，2007：1326。致 謝衷心感謝我的導(dǎo)師趙老師，他在的畢業(yè)設(shè)計過程提供了理論與硬件上的幫助，讓我受益匪淺，在做完畢業(yè)設(shè)計的同時也學(xué)到了很多書本上學(xué)不到的知識。衷心感謝我的父母，是他們的鼓勵和幫助才使我在畢業(yè)設(shè)計過程中堅持不懈的努力，最終使畢業(yè)設(shè)計得以順利完成。