基于fpga的直流電動機伺服系統(tǒng)-資料下載頁
2025-06-20 02:27本頁面
【正文】 MOV TH0,00h 。重裝定時常數(shù)MOV TL0,00h[u][u]MOV DPTR,0F6FFH 。0809端口地址////MOV A,0 。0通道MOVX @DPTR,A 。啟動0809MOVX A,@DPTR 。讀0809轉(zhuǎn)換結(jié)果MOV B,03H 。將轉(zhuǎn)換的值除以3再累加，存入40H中DIV AB。ADD A,40H。////MOV 40H,AMOV A,B 。將除以3后的余數(shù)累加放入41H中ADD A,41H MOV 41H,Adec 24h 。3次中斷未到則返回///mov a,24hjnz rtn1 mov 24h,03h 。重裝中斷次數(shù)MOV A,41H將累加的余數(shù)再除3后相加DIV ABADD A,40HMOV 40H,0 。清零累加數(shù)MOV 41H,0rtn:MOV B,05h 。A/D轉(zhuǎn)換結(jié)果化為顯示值MUL AB 。(AD*5)/256mov 30h,bAD*5的高字節(jié)為整數(shù)部分mov b,0ahmul ab 。AD*5的低字節(jié)為/256的結(jié)果，為小數(shù)部分mov 32h,b二進制小數(shù)換為10進制數(shù)mov b,0ahmul abmov 33h,bmov b,0ahmul abmov 34h,bljmp rtn1rtn1: SETB TR0ORL 30H,30H顯示值換為ASSIC碼mov 31H,0a5H小數(shù)點ORL 32H,30HORL 33H,30HORL 34H,30HPOP PSWPOP ACCRETIEND8 相關(guān)原理圖9 結(jié)語由于FPGA高集成度芯片的采用,保證了整個電路系統(tǒng)所用外圍器件較少,這樣減少了電路出現(xiàn)問題的排錯時間,硬件電路工作穩(wěn)定,可靠,系統(tǒng)軟件內(nèi)部設(shè)置各種措施,控制芯片自身抗抗干擾性強.參考文獻:[1] II的FPGA/,2007[2] , , , Comparison and application of Three Znterg ralImprovedMethods on Conventional. Fuzzy Control strategy[J], Zndustrial technology, 2003.[3] 潘松 黃繼業(yè). EDA技術(shù)與VHDL[M]. 北京:清華大學(xué)出版社,2005.[4] 楮振勇. FPGA設(shè)計及應(yīng)用[M]. 西安:西安電子科技大學(xué)出版社, 2003.[5] 黃任. AVR單片機與CPLD/FPGA綜合應(yīng)用入門[M]. 北京:北京航空航天大學(xué)出版社,2004.
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號-1