【正文】 LJMP KKEYIKLK2:NOP ；THERE IS KEYI JB , NOK1 MOV A, 00H LJMP GOHMNOK1: NOP JB , NOK2 MOV A,01H LJMP GOHMNOK2: NOP JB , NOK3 MOV A, 02H LJMP GOHMNOK3: NOP JB , NOK4 MOV A, 03H LJMP GOHMNOK4: NOP JB , NOK5 MOV A, 04H LJMP GOHMNOK5: NOP JB , NOK6 MOV A, 05H LJMP GOHMNOK6: NOP JB , NOK7 MOV A, 06H LJMP GOHMNOK7: NOP JB , KLK1 MOV A, 07HGOHM: PUSH ACCKLK3: LCALL DELAY LCALL KKS1 JNZ KLK3 LCALL DELAY LCALL KKS1 JNZ KLK3 POP ACC CLR RETKKS1: MOV P1, 0FFH NOP MOV A, P1 CPL A RETDELAY: MOV R1, 09HWWW: MOV R0, 0FFHNMN: DJNZ R0,NMN DJNZ R1, WWW RETDELAY2: MOV INT_R1, 0fFH WWW2: MOV INT_R0, 0FFH NMN2: DJNZ INT_R0, NMN2 DJNZ INT_R1, WWW2 RETDELAY3: MOV INT_R1, 0fFH WWW3: MOV INT_R0, 0FFH WWW4: MOV INT_R2, 006H NMN5: DJNZ INT_R2, NMN5 DJNZ INT_R0, WWW4 DJNZ INT_R1, WWW3 RETT1S: MOV INT_R1, 0FFHTSM3: MOV INT_R0, 0FFHTSM4: DJNZ INT_R0,TSM4 DJNZ INT_R1, TSM3 RETADDMB: MOV R2, 02H MOV R0, 4FH MOV R1, 5FHADDMBB: CLR CADDL: MOV A,@R0 ADDC A,@R1 MOV @R0, A DEC R0 DEC R1 DJNZ R2, ADDL RET END LED數(shù)碼管發(fā)光二極管（LED）是能將電信號(hào)轉(zhuǎn)換成光信號(hào)的結(jié)型電路發(fā)光器件。如果把發(fā)光二極管制成條狀，再按照一定方式連接，組成數(shù)字“8”，就構(gòu)成LED數(shù)碼管。使用時(shí)按規(guī)定使某些筆段上的發(fā)光二極管發(fā)光，即可組成0～9的一系列數(shù)字。 ① LED數(shù)碼管的性能特點(diǎn)： 1) 能在低電壓、小電流條件下驅(qū)動(dòng)發(fā)光，能與CMOS、TTL電路兼容 2) 發(fā)光響應(yīng)時(shí)間極短，高頻特性好，單色性好，亮度高。 3) 體積小，重量輕，抗沖擊性能好。4) 壽命長(zhǎng)，使用壽命在10萬(wàn)小時(shí)以上，甚至可達(dá)100萬(wàn)小時(shí)，且成本低。 LED數(shù)碼管已被廣泛用做數(shù)字儀表、數(shù)控裝置、計(jì)算機(jī)的數(shù)顯器件.② LED數(shù)碼管的結(jié)構(gòu) LED數(shù)碼管分共陽(yáng)極與共陰極兩種, a ～ g 代表7個(gè)筆段的驅(qū)動(dòng)端,亦稱(chēng)筆段電極,“＋”表示公共陽(yáng)極,“－”,將8只發(fā)光二極管的陽(yáng)極(正極),當(dāng)筆段電極接低電平,公共陽(yáng)極接高電平時(shí),它是將發(fā)光二極管的陰極(負(fù)極)短接后作為公共陰極,當(dāng)驅(qū)動(dòng)信號(hào)為高電平﹑“－”端接低電平時(shí)才能發(fā)光.圖 312 LED數(shù)碼管LED數(shù)碼管的產(chǎn)品中,以發(fā)紅光,綠光,依靠少數(shù)載流子的注入及隨后的復(fù)合輻射發(fā)光,其伏安特性與普通二極管相似.在正向?qū)ㄖ?正向電流近似于零,電流就急劇上升,LED數(shù)碼管屬于電流控制型器件,其發(fā)光亮度L(單位是CD/M2)與正向電流 有關(guān),用公式表示: L=K ,每段工作電流一般選10mA 左右,既保證亮度適中,又不會(huì)損壞器件. 數(shù)據(jù)顯示電路的設(shè)計(jì)整個(gè)系統(tǒng)硬件電路中，單片機(jī)MCU與FPGA進(jìn)行數(shù)據(jù)交換占用了P0口、P2口，而P1口用于按鍵控制，因此數(shù)據(jù)顯示電路的設(shè)計(jì)采用靜態(tài)顯示的方式，顯示電路由8個(gè)共陽(yáng)極七段數(shù)碼管和8片1位串入8位并出的74LS164芯片組成。這種顯示方式不僅占用單片機(jī)端口少，而且充分利用了單片機(jī)的資源，容易掌握其編碼規(guī)律，簡(jiǎn)化了軟件編程，在實(shí)驗(yàn)過(guò)程中，也體現(xiàn)出較高的可靠性。74LS164是一種8位高速串入/并出的移位寄存器,隨著時(shí)鐘信號(hào)的高低變化，串行數(shù)據(jù)通過(guò)一個(gè)2輸入與門(mén)同步的送入，使用獨(dú)立于時(shí)鐘的主控復(fù)位端讓寄存器的輸出端變?yōu)榈碗娖?，并且采用肖特基鉗位電路以達(dá)到高速運(yùn)行的目的。并且還具有以下的特點(diǎn)：①典型的35MHZ移位頻率；②異步主控復(fù)位；③門(mén)控串行輸入；④同步數(shù)據(jù)傳輸；⑤采用鉗位二極管限制高速的終端；⑥靜電放電值大于3500V。74LS164帶有清除端。其中：Q0—Q7并行輸出端。A、B串行輸入端。MR清除端，為0時(shí)，輸出清零，均為0；為1時(shí)，當(dāng)輸入脈沖的時(shí)候，在脈沖的上升沿觸發(fā)，Q0=輸入。CP 時(shí)鐘輸入端。在本系統(tǒng)中，74LS164的連接方式為：74LS164的輸出Q0～Q7分別接LED數(shù)碼管的dp、g、f、e、d、c、b、a，并且Q7連接下一個(gè)74LS164的A、B端，時(shí)鐘CLK連接單片機(jī)的TXD端，第一片芯片的AB端連接單片機(jī)的RXD端，74LS164芯片的主控復(fù)位端接高電平VCC。在這種狀態(tài)下。顯示數(shù)碼段 碼顯示數(shù)碼段 碼00c0h70f8h10f9h880h20a4h990h30b0hA88h499hP8ch592hF8eh682hd0a1h表34 數(shù)碼管的編碼表圖313 顯示電路4系統(tǒng)檢測(cè)及分析 系統(tǒng)仿真/硬件驗(yàn)證 系統(tǒng)的調(diào)試方法本系統(tǒng)即含有FPGA自編程硬件設(shè)計(jì)電路，又含有單片機(jī)控制電路的設(shè)計(jì)，整個(gè)系統(tǒng)比較復(fù)雜，因此我們采用自底向上的調(diào)試方法，也就是先進(jìn)行各個(gè)單元電路的軟件仿真和硬件調(diào)試，在各個(gè)單元電路調(diào)試好后再進(jìn)行系統(tǒng)聯(lián)調(diào)，最后進(jìn)行硬件的編程固化及系統(tǒng)的組裝。 系統(tǒng)的硬件驗(yàn)證① 單元電路的調(diào)試 單片機(jī)鍵盤(pán)和顯示控制程序的調(diào)試：使用超想3000、計(jì)算機(jī)、超想3000TB 單片機(jī)仿真器及POD8X5XP仿真頭等軟件和設(shè)備，對(duì)單片機(jī)鍵盤(pán)和顯示控制程序進(jìn)行調(diào)試。② 系統(tǒng)的聯(lián)合調(diào)試 在各個(gè)單元電路調(diào)試好后即可進(jìn)行系統(tǒng)聯(lián)調(diào)。③ 系統(tǒng)的硬件驗(yàn)證 系統(tǒng)聯(lián)合調(diào)試成功后，可將單片機(jī)程序通過(guò)編程器固化到單片機(jī)中，并插入到EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)中的單片機(jī)插座上，輸入相關(guān)的信號(hào)，并進(jìn)行有關(guān)性能指標(biāo)的測(cè)試，直到滿足系統(tǒng)的設(shè)計(jì)要求為止。具體硬件驗(yàn)證說(shuō)明如下：本模擬系統(tǒng)設(shè)置了5個(gè)功能按鍵按：設(shè)鍵盤(pán)從上到下，自右向左依次為1～9鍵，則2是功能切換鍵，3是確定鍵，4是修改鍵，6是出租車(chē)啟動(dòng)模擬鍵，7是空車(chē)牌壓下模擬鍵。使用時(shí)先按下啟動(dòng)模擬鍵，相當(dāng)于出租車(chē)啟動(dòng)，再按空車(chē)牌壓下模擬鍵，此時(shí)系統(tǒng)開(kāi)始計(jì)費(fèi)，初始顯示為當(dāng)前時(shí)間，連續(xù)按功能切換鍵可依次顯示里程單價(jià)、總里程和用車(chē)費(fèi)用。在正常時(shí)間顯示狀態(tài)下按確定鍵可進(jìn)入時(shí)間校正狀態(tài)，此時(shí)被修改位閃爍，按修改鍵修改當(dāng)前時(shí)間，不修改則自動(dòng)跳出。本設(shè)計(jì)的顯示系統(tǒng)共設(shè)置了7個(gè)數(shù)碼管，其中6個(gè)作為常規(guī)顯示，另一個(gè)是狀態(tài)顯示，顯示情形如下： 1） 當(dāng)狀態(tài)顯示為A時(shí)，是當(dāng)前時(shí)間顯示，顯示方式為“”； 2） 當(dāng)狀態(tài)顯示為D時(shí)，是里程單價(jià)顯示，顯示方式為“”，單位為元/㎞； 3） 當(dāng)狀態(tài)顯示為P時(shí)，是全程里程顯示，顯示方式為“”，單位為㎞； 4） 當(dāng)狀態(tài)顯示為F時(shí)，是用車(chē)費(fèi)用顯示，顯示方式為“”，單位為元； 出租車(chē)啟動(dòng)后，系統(tǒng)自動(dòng)進(jìn)入當(dāng)前時(shí)間顯示狀態(tài)，當(dāng)系統(tǒng)進(jìn)入時(shí)間校正功能時(shí)，被修改位會(huì)閃爍，修改后自動(dòng)跳到下一位。 本出租車(chē)計(jì)費(fèi)器具有用車(chē)費(fèi)用、當(dāng)前時(shí)間、行駛里程、里程單價(jià)、等多項(xiàng)顯示功能，系統(tǒng)時(shí)間可以校正，顯示的切換由鍵盤(pán)完成，車(chē)在啟動(dòng)時(shí)有語(yǔ)音提示信號(hào)。該系統(tǒng)具有計(jì)費(fèi)正確，功能齊全，顯示直觀，操作方便等優(yōu)點(diǎn)。 設(shè)計(jì)技巧分析① 車(chē)計(jì)費(fèi)系統(tǒng)，在總體設(shè)計(jì)方面，結(jié)合了單片機(jī)和FPGA各自的特長(zhǎng)。測(cè)控FPGA芯片就是通過(guò)采集傳感器脈沖信號(hào)WCLK進(jìn)行里程計(jì)算，里程計(jì)費(fèi)，利用外部脈沖信號(hào)SCLK產(chǎn)生標(biāo)準(zhǔn)時(shí)鐘信號(hào)計(jì)算等待時(shí)間，等待費(fèi)用，并產(chǎn)生里程標(biāo)志（LCBZ），等待標(biāo)志（DDBZ），熄燈標(biāo)志（XDBZ）等有關(guān)控制標(biāo)志信號(hào)，同時(shí)根據(jù)單片機(jī)發(fā)出的開(kāi)始信號(hào)（START），時(shí)段標(biāo)志（SDBZ），傳輸數(shù)據(jù)選擇（SEL）等控制信號(hào)將有關(guān)計(jì)算結(jié)果傳送給單片機(jī)。單片機(jī)MCU除了完成鍵盤(pán)掃描，顯示控制外，通過(guò)P0口與FPGA進(jìn)行數(shù)據(jù)交換，并向測(cè)控FPGA芯片發(fā)出有關(guān)控制信號(hào)。② 在測(cè)控FPGA芯片的設(shè)計(jì)中： 1） 采用自頂向下的設(shè)計(jì)方法將整個(gè)系統(tǒng)分為分頻器模塊FPQ，等待判別模塊DDPB，里程計(jì)算模塊LCJS，里程計(jì)費(fèi)模塊LCJF，等待計(jì)時(shí)模塊DDJS，等待計(jì)費(fèi)模塊DDJF，輸出數(shù)據(jù)選擇模塊SCXZ等7個(gè)模塊，使每個(gè)模塊的設(shè)計(jì)功能相對(duì)單一，降低了設(shè)計(jì)難度，也便于程序調(diào)試。2） 在數(shù)據(jù)的計(jì)算和處理中，注意了一些數(shù)據(jù)關(guān)系的轉(zhuǎn)換，換算和放大，數(shù)據(jù)關(guān)系的轉(zhuǎn)換，換算是為了便于控制程序的設(shè)計(jì)，而數(shù)據(jù)的放大則避免了浮點(diǎn)數(shù)的運(yùn)算，數(shù)據(jù)放大后的還原是通過(guò)顯示數(shù)據(jù)時(shí)在對(duì)應(yīng)的數(shù)碼管處顯示小數(shù)點(diǎn)來(lái)處理。3） 系統(tǒng)中很多模塊的程序設(shè)計(jì)中，均涉及多個(gè)控制信號(hào)，多個(gè)控制信號(hào)的作用是通過(guò)嵌套的條件語(yǔ)句完成的，這些條件信號(hào)的作用時(shí)機(jī)（是先作用還是后作用）和作用方式（是高，低電平還是上升沿，下降沿）非常有技巧，特別值得揣摩與注意。③ 在CPLD/FPGA和單片機(jī)的數(shù)據(jù)處理中，設(shè)置了許多標(biāo)志信號(hào)（包括初始設(shè)置和中間運(yùn)算處理產(chǎn)生），這給數(shù)據(jù)的處理帶來(lái)了非常大的方便，同時(shí)當(dāng)按鍵時(shí)分別處理各按鍵的或各工作狀態(tài)的標(biāo)志位，在顯示時(shí)可根據(jù)標(biāo)志位進(jìn)行參數(shù)的分別處理。這種方法相當(dāng)靈活且有技巧，效率也高。④ 在顯示方面，首先采用串行顯示和分屏顯示，簡(jiǎn)化了顯示數(shù)碼管的數(shù)量和驅(qū)動(dòng)電路的設(shè)計(jì)。其次是通過(guò)顯示模式的切換，滿足了系統(tǒng)工作在不同狀態(tài)時(shí)數(shù)碼管的顯示方式不一樣的要求。附錄A: FPGA芯片引腳圖41 FPGA芯片圖42 引腳連接端口附錄B：總體電路圖圖43 引腳連接端口謝辭歷時(shí)很長(zhǎng)的時(shí)間終于將這篇論文寫(xiě)完，在論文的寫(xiě)作過(guò)程中遇到了無(wú)數(shù)的困難和障礙，都在同學(xué)和老師的幫助下度過(guò)了。在校圖書(shū)館查找資料的時(shí)候，圖書(shū)館的老師也給我提供了很多方面的支持與幫助。在此向幫助和指導(dǎo)過(guò)我的各位老師表示最中心的感謝！感謝這篇論文所涉及到的各位學(xué)者。本文引用了數(shù)位學(xué)者的研究文獻(xiàn)，如果沒(méi)有各位學(xué)者的研究成果的幫助和啟發(fā)，我將很難完成本篇論文的寫(xiě)作。感謝我的同學(xué)和朋友，在我寫(xiě)論文的過(guò)程中給予我了很多你問(wèn)素材，還在論文的撰寫(xiě)和排版燈過(guò)程中提供熱情的幫助。由于我的學(xué)術(shù)水平有限，所寫(xiě)論文難免有不足之處，懇請(qǐng)各位老師和學(xué)友批評(píng)和指正！參考文獻(xiàn)：[1] [M].北京:人民郵電出版社,2004. [2，1～22][2] [M].北京:電子工業(yè)出版社,2005.[7，54～82][3] [M].北京:清華大學(xué)出版社,2005[4] [M].北京:清華大學(xué)出版社,2001[5] [M].北京:機(jī)械工業(yè)出版社,1999[6] [M].上海:上海實(shí)用計(jì)算機(jī)自動(dòng)控制工程公司,1990[7] David VHDL :Vantage ,1993[8] John and Circuit Analysis Using Press,1999[9] Guide to VHDL Syntax Based on the now IEEE std1076_199339