【總結(jié)】JIUJIANGUNIVERSITY畢業(yè)論文(設(shè)計(jì))題目基于VHDL的頻率計(jì)設(shè)計(jì)英文題目ThefrequencymeterbasedonVHDLdesign院
2025-01-12 12:46
2025-06-03 22:52
【總結(jié)】基于單片機(jī)的簡(jiǎn)易頻率計(jì)設(shè)計(jì)一、課題任務(wù)本設(shè)計(jì)是基于AT89S51單片機(jī)設(shè)計(jì)的簡(jiǎn)易頻率計(jì)。技術(shù)指標(biāo):頻率(F)為:1Hz~100MHz,周期(T)為:1S~10E-7S,精度為:10%。二、方案比較與選擇1、方案比較方案一:本方案主要以數(shù)字器件為核心,主要分為時(shí)基電路,邏輯控制電路,放大整形電路,閘門電路,計(jì)數(shù)電路,鎖存電路,譯碼顯示
2025-11-03 14:53
【總結(jié)】電子科技大學(xué)成都學(xué)院本科課程設(shè)計(jì)報(bào)告1課程設(shè)計(jì)報(bào)告年級(jí)05級(jí)專業(yè)集成電路設(shè)計(jì)與集成系統(tǒng)班級(jí)1班姓名同組人姓名指導(dǎo)老師職稱課程名稱基于Verilog的RISCCPU設(shè)計(jì)課程性質(zhì)必修設(shè)計(jì)項(xiàng)目地址多路器、程序計(jì)數(shù)器
2025-11-27 02:23
【總結(jié)】本科學(xué)生畢業(yè)論文2021年5月11日論文題目:基于FPGA的數(shù)字頻率計(jì)設(shè)計(jì)學(xué)院:電子工程學(xué)院年級(jí):2021專業(yè):集成電路設(shè)計(jì)與集成系統(tǒng)姓名:周景超學(xué)號(hào):20213665指導(dǎo)教師:林連冬I
2025-02-04 06:26
【總結(jié)】摘要I摘要數(shù)字頻率計(jì)是電子測(cè)量與儀表技術(shù)最基礎(chǔ)的電子儀表之一,也是計(jì)算機(jī)、通訊設(shè)備、音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測(cè)量?jī)x器。本文主要介紹一種以FPGA(FieldProgrammableGateArray)為核心,基于硬件描述語(yǔ)言VHDL的數(shù)字頻率計(jì)設(shè)計(jì)與實(shí)現(xiàn)。并在EDA(電子設(shè)計(jì)自動(dòng)化)工具的幫助下,用大規(guī)???/span>
2025-11-27 01:22
【總結(jié)】題目:基于DSP的簡(jiǎn)易數(shù)字式頻率計(jì)組員:孫雪峰(20208154)王憶(20208153)李郎(20208148)李飛(
2025-10-29 08:41
【總結(jié)】信息與控制工程學(xué)院硬件課程設(shè)計(jì)說(shuō)明書(shū)基于CPLD的數(shù)字頻率計(jì)設(shè)計(jì)學(xué)生學(xué)號(hào):學(xué)生姓名專業(yè)班級(jí):指導(dǎo)教師:職稱:副教授
2025-11-08 22:05
【總結(jié)】山東理工大學(xué)畢業(yè)設(shè)計(jì)(論文)題目:基于CPLD的頻率計(jì)設(shè)計(jì)學(xué)院:電氣與電子工程學(xué)院專業(yè):電子信息工程學(xué)生姓名:徐伯溫指導(dǎo)教師:張娟畢業(yè)設(shè)計(jì)(論文)時(shí)間:二О一О年3月1日~6月17日共16周
2025-06-18 14:11
【總結(jié)】畢業(yè)設(shè)計(jì)(論文)--基于單片機(jī)簡(jiǎn)易頻率計(jì)的設(shè)計(jì)簡(jiǎn)易頻率計(jì)的設(shè)計(jì)中文摘要頻率測(cè)量是電子學(xué)測(cè)量中最為基本的測(cè)量之一。頻率計(jì)主要是由信號(hào)輸入和放大電路、單片機(jī)模塊、分頻模塊及顯示電路模塊組成。AT89S52單片機(jī)是頻率計(jì)的控
2024-12-07 09:22
【總結(jié)】常州信息職業(yè)技術(shù)學(xué)院學(xué)生畢業(yè)設(shè)計(jì)(論文)報(bào)告系別:電子與電氣工程學(xué)院專業(yè):電子信息工程技術(shù)班號(hào):學(xué)生姓名:學(xué)生學(xué)
2025-06-26 12:33
【總結(jié)】摘要數(shù)字頻率計(jì)是數(shù)字電路中的一個(gè)典型應(yīng)用,實(shí)際的硬件設(shè)計(jì)用到的器件較多,而且會(huì)產(chǎn)生比較大的延時(shí),造成測(cè)量誤差、可靠性差。傳統(tǒng)的數(shù)字頻率計(jì)一般是由分離元件搭接而成,隨著單片機(jī)的大規(guī)模的應(yīng)用,單片機(jī)在頻率測(cè)量方面也越來(lái)越多的被使用。在本課題中使用的AT89S51這種低功耗,高性能CMOS8位單片機(jī)系列的單片機(jī)的出現(xiàn),具有更好的穩(wěn)定性,更快和更
2025-11-27 02:32
【總結(jié)】目錄1前言............................................................................................................................12EDA技術(shù)與VHDL語(yǔ)言..................................
2025-10-29 16:45
【總結(jié)】長(zhǎng)春理工大學(xué)本科畢業(yè)設(shè)計(jì)本科生畢業(yè)設(shè)計(jì)基于CPLD的頻率計(jì)設(shè)計(jì)DesignoftheFrequencyMeterbasedonCPLD學(xué)生姓名專業(yè)學(xué)號(hào)指導(dǎo)教師學(xué)院長(zhǎng)春理工大學(xué)本科畢業(yè)設(shè)計(jì)畢業(yè)設(shè)計(jì)(論文)原創(chuàng)承諾書(shū)1.本人承諾:所呈交的畢業(yè)設(shè)計(jì)(論文)《基于CPLD的頻率計(jì)
2025-06-24 05:41
【總結(jié)】長(zhǎng)春理工大學(xué)本科畢業(yè)設(shè)計(jì)本科生畢業(yè)設(shè)計(jì)基于CPLD的頻率計(jì)設(shè)計(jì)DesignoftheFrequencyMeterbasedonCPLD學(xué)生姓名專業(yè)學(xué)號(hào)指導(dǎo)教師學(xué)院
2025-08-22 18:21