半導(dǎo)體工藝-圖形曝光與光刻-資料下載頁
2025-06-12 18:07本頁面
【正文】 向異性（因為在低壓下工作但有高活性的等離子體密度）。 然而，由于其復(fù)雜且成本較高，這些系統(tǒng)可能不會使用于非關(guān)鍵性的工藝，如側(cè)壁間隔與平坦化工藝。 現(xiàn)代半導(dǎo)體器件物理與工藝 桂林電子科技大學(xué) 圖形曝光與光刻 67 等離子體 RF RF 介電板 現(xiàn)代半導(dǎo)體器件物理與工藝 桂林電子科技大學(xué) 圖形曝光與光刻 68 集成等離子體工藝 半導(dǎo)體晶片都是在潔凈室里加工制作，以減少大氣中的塵埃污染。當(dāng)器件尺寸縮小，塵埃的污染成為一個嚴(yán)重的問題。為了減少塵粒的污染，集成等離子體設(shè)備利用晶片操作機(jī)將晶片置于高真空環(huán)境中從一個反應(yīng)腔移到另一個反應(yīng)腔。同時可以增加產(chǎn)率。 現(xiàn)代半導(dǎo)體器件物理與工藝 桂林電子科技大學(xué) 圖形曝光與光刻 69 TiW刻蝕腔 AlCu刻蝕腔 鈍化層剝蝕腔 真空裝載鎖住腔 卡式裝 /卸載腔 現(xiàn)代半導(dǎo)體器件物理與工藝 桂林電子科技大學(xué) 圖形曝光與光刻 70 反應(yīng)等離子體刻蝕的應(yīng)用 等離子體刻蝕系統(tǒng)已由應(yīng)用于簡單、整批的抗蝕劑剝蝕快速發(fā)展到大的單片晶片加工。下表列舉了不同刻蝕工藝所用到的一些化學(xué)劑。 被刻蝕材料 刻蝕用的化學(xué)藥品 深 Si溝槽 HBr/NF3/O2/SF6 淺 Si溝槽 HBr/Cl2/O2 多晶硅 HBr/Cl2/O2, HBr/O2, BCl3/Cl2, SF6 Al BCl3/Cl2, SiCl4/Cl2, HBr/Cl2 AlSiCu BCl3/Cl2N2 W 只有 SF6, NF3/Cl2 TiW 只有 SF6 WSi2， TiSi2， CoSi2 CCl2F2/NF3, CF4/Cl2, Cl2/N2/C2F6 SiO2 CF4/CHF3/Ar, C2F6, C3F8/CO, C5F8, CH2F2 Si3N4 CHF3/O2, CH2F2, CH2CHF2 現(xiàn)代半導(dǎo)體器件物理與工藝 桂林電子科技大學(xué) 圖形曝光與光刻 71 硅溝槽刻蝕 當(dāng)器件尺寸縮小時，晶片表面用作隔離 DRAM儲存單元的儲存電容與電路器件間的區(qū)域也會相對減少。這些表面隔離區(qū)域可以利用硅晶片的深溝槽刻蝕，再填入適當(dāng)?shù)慕橘|(zhì)或?qū)w物質(zhì)來減少其所占的面積。深溝槽深度通常超過 5um，主要是用于形成存儲電容，淺的溝槽其深度通常不會超過 1um，一般用于器件間的隔離。 氯基或溴基的化學(xué)劑對硅有高刻蝕速率，且對以二氧化硅為掩蔽層的硅刻蝕有高選擇比。 HBr+NF3+SF6+O2混合氣可用于形成深度約 7um的溝槽電容，此氣體也用于淺溝槽的刻蝕。亞微米的深硅溝槽刻蝕時，常可觀測到與高寬比有管的刻蝕，這是因深窄溝槽中的離子與中性原子的輸運會受到限制。 現(xiàn)代半導(dǎo)體器件物理與工藝 桂林電子科技大學(xué) 圖形曝光與光刻 72 圖為硅溝槽平均刻蝕速率與高寬比的關(guān)系 0 10 20 30 40 50 現(xiàn)代半導(dǎo)體器件物理與工藝 桂林電子科技大學(xué) 圖形曝光與光刻 73 多晶硅與多晶硅化物柵極刻蝕 多晶硅與多晶硅化物（即多晶硅上覆蓋有低電阻金屬硅化物）常用作MOS器件的柵極材料。各向異性刻蝕及對柵極氧化層的高選擇比是柵極刻蝕時最重要的需求。 例如，對 1G DRAM而言，其選擇比需超過 150（即多晶硅化物與柵極氧化層的刻蝕速率比為 150:1）。 另外，為符合各向異性刻蝕與高選擇比的要求，等離子體技術(shù)的趨勢是利用一相對低的功率產(chǎn)生低壓與高密度的等離子體。 大多數(shù)氯基與溴基化合物可用于柵極刻蝕而得到所需的各向異性與選擇比。 現(xiàn)代半導(dǎo)體器件物理與工藝 桂林電子科技大學(xué) 圖形曝光與光刻 74 介質(zhì)刻蝕 定義介質(zhì)層（尤其是二氧化硅與氮化硅）的圖案是先進(jìn)半導(dǎo)體制造技術(shù)中的關(guān)鍵工藝。因為具有較高的鍵結(jié)合能量，介質(zhì)的刻蝕必須利用氟基增強(qiáng)等離子體。垂直的圖案輪廓可通過側(cè)壁鈍化來實現(xiàn)，通常將含碳的氟化物加入等離子體中（ CF CHF C4F8）。必須使用轟擊能量較高的離子才能將此聚合物形成的鈍化層從氧化層上去除，以及將反應(yīng)物質(zhì)與氧化物表面混合形成的 SiFx的產(chǎn)物。 低壓強(qiáng)操作與高等離子體密度有利于高寬比有關(guān)的刻蝕，然而 HDP會產(chǎn)生高溫電子并接著產(chǎn)生高比例的分解離子與自由基，它比 RIE或是磁性增強(qiáng) RIE產(chǎn)生更多的活性自由基與離子。 現(xiàn)代半導(dǎo)體器件物理與工藝 桂林電子科技大學(xué) 圖形曝光與光刻 75 金屬導(dǎo)線刻蝕－ Al IC制作中，金屬層的刻蝕是一個相當(dāng)重要的步驟。鋁、銅與鎢是金屬導(dǎo)線常用的材料，它們通常需要各向異性刻蝕。氟與鋁反應(yīng)產(chǎn)生非揮發(fā)性的 AlF3，在 1240℃ 時，其蒸汽壓只有 1Torr。氯基化學(xué)劑常用于鋁的刻蝕。氯對鋁有極高的化學(xué)刻蝕速率并且在刻蝕時會有橫向鉆蝕現(xiàn)象。將含碳?xì)怏w或是氮氣加入反應(yīng)中，可在側(cè)壁產(chǎn)生鈍化層而得到各向異性刻蝕。 暴露于大氣環(huán)境中是鋁刻蝕的另一個問題。 Al側(cè)壁上殘留的氯與抗蝕劑容易與常壓下的水氣形成 HCl腐蝕鋁。在晶片暴露與大氣前，先臨場通入 CF4等離子體，用 F取代 Cl；然后再通入氧等離子體去除抗蝕劑；緊接著立刻將晶片浸入去離子水中，如此可避免 Al的腐蝕。 現(xiàn)代半導(dǎo)體器件物理與工藝 桂林電子科技大學(xué) 圖形曝光與光刻 76 Cu Cu是 Al的后起之秀，低的電阻率與高的抗電遷移性能。然而，銅的鹵化物揮發(fā)性較低，室溫下的等離子體刻蝕并不容易?？涛g銅膜的溫度需高于 200℃ 。因此，銅的金屬導(dǎo)線制作使用“嵌入式”工藝而不用刻蝕。嵌入式工藝包括： 平坦的介電層上刻蝕出溝槽或渠道； 金屬填入溝槽中來作為連線導(dǎo)線； 化學(xué)機(jī)械拋光。 在兩層嵌入式工藝中，牽涉了一系列的洞（接觸孔或通孔）的刻蝕出來并以金屬填入，然后 CMP。 嵌入式工藝的優(yōu)點是免掉了金屬刻蝕的步驟，而銅刻蝕正是 IC工業(yè)從鋁改成銅導(dǎo)線時最擔(dān)心的問題。 現(xiàn)代半導(dǎo)體器件物理與工藝 桂林電子科技大學(xué) 圖形曝光與光刻 77 兩層嵌入式工藝中不同的工藝步驟 抗蝕劑 刻蝕停止層 抗蝕劑 連線 通孔 現(xiàn)代半導(dǎo)體器件物理與工藝 桂林電子科技大學(xué) 圖形曝光與光刻 78 W LPCVD W已廣泛用于接觸孔填塞與第一層金屬層，這是因為鎢有完美的淀積均勻覆蓋性。氟基與氯基化合物均可以刻蝕鎢，且生成揮發(fā)性產(chǎn)物。利用鎢全面回蝕得到鎢插栓是鎢刻蝕的一項重要應(yīng)用。 SiO2 TiN阻擋層 W AlCu W SiO2 AlCu 現(xiàn)代半導(dǎo)體器件物理與工藝 桂林電子科技大學(xué) 圖形曝光與光刻 79 Thanks for listening
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號-1