4bits超前加法進位器的全定制設計微電子卓越班數字集成電路課程設計報告-資料下載頁
2025-05-23 18:03本頁面
【正文】 置需要有什么樣的管子，如輸入輸出要有保護電路，驅動較大的負載需要設計較大尺寸的管子。同時我還掌握了不同管子的尺寸的計算方法，以及電容的計算方法。福州大學本科生畢業(yè)設計（論文）11第 4 章 電路模擬與仿真 電路搭建 建立新庫 圖 41福州大學數字集成電路課程設計（報告）12 建立 schematic view圖 42圖 43福州大學本科生畢業(yè)設計（論文）13 建立 symbol圖 44其它邏輯門電路同樣過程建立 schematic view 和 symbol view。 建立總體電路 schematic view圖 45福州大學數字集成電路課程設計（報告）14 建立總體 symbol圖 46福州大學本科生畢業(yè)設計（論文）15 測試電路圖 47 功能仿真圖 48福州大學數字集成電路課程設計（報告）16圖 49圖 410圖中從上到下依次是 A1 A2 A3 A4 ,B1 B2(圖 48） B3 B4 ,Cin（圖 49）,C4 S1 S2 S3 S4（圖 410） 。福州大學本科生畢業(yè)設計（論文）17 功耗仿真圖 411 仿真結果分析通過仿真結果可以看出電路邏輯功能正確，能實現(xiàn)加法及進位。從 A4 到 Z4 的延時滿足，功耗為 。仿真的頻率為 50MHz。 本章小結通過本次實驗，我了解了 cadence 的使用，學會了畫原理圖及仿真，并對仿真結果進行分析。福州大學數字集成電路課程設計（報告）18第 5 章 版圖設計 原理版圖設計時采用層次化，全手工的形式設計版圖。整個版圖設計的思想是先小后大，即先畫出各級的版圖，并進行 DRC 檢查，檢查無誤后進行保存，最后調用這些單元進行最后的版圖設計。另外，本次設計的 COMS 尺寸有些比較大，故畫版圖時多以梳狀形式來設計，這樣可以減小版圖的面積，而又能保持其原來的性能。工具 Virtuso 的使用。 反相器版圖 圖 51 圖 52福州大學本科生畢業(yè)設計（論文）19 輸入級圖 53 輸出級圖 54 輸出緩沖福州大學數字集成電路課程設計（報告）20圖 55 異或門福州大學本科生畢業(yè)設計（論文）21圖 56福州大學數字集成電路課程設計（報告）22 或非門圖 57福州大學本科生畢業(yè)設計（論文）23 與非門圖 58福州大學數字集成電路課程設計（報告）24 整體版圖圖 59 本章小結通過本次實驗，我了解了工具 Virtuso 的使用，學會了畫版圖及仿真及在繪制版圖過程中規(guī)則的定義。福州大學本科生畢業(yè)設計（論文）25心 得本次課程設計我選擇了 4Bit 超前進位加法器。相比于其他加法器，超前進位加法器最大優(yōu)點在于減少了進位等待延遲，大大提高了運算的速度，因此在其他的運算器中得到了廣泛應用。但是相比于同組人的加法器也復雜了許多。做課程設計同時也是對課本知識的鞏固和加強，由于課本上的知識太多，平時課間的學習并不能很好的理解和運用，而且考試內容有限，所以在這次課程設計過程中，對整個數字芯片全定制設計流程有了一個總體的認識。學會了數字集成電路中 MOS 管參數的設計。我們更加明白了很多比如說寄生電容包含幾部分，分別怎么計算，還有寄生電容對芯片功耗和延時的影響及估算等課堂上學過又很模糊的東西。同時也熟練掌握了cadance 軟件操作。印象最深的是版圖設計當中遇到了非常多的困難，包括院里的不熟悉，軟件操作的不熟悉，由于自己粗心誤刪數據，仿真的失敗，最初設計的不合規(guī)范，反震結果錯誤等等。通過老師與同學們熱心的幫助以及自己重新的學習，終于還算是較為順利的完成了課設在設計過程中，經常會遇到這樣那樣的情況，但歸根結底是理論知識不夠扎實，缺乏足夠的耐心和一絲不茍的態(tài)度。通過這次課程設計，加強了我們動手、思考和解決問題的能力。也讓我加深了對知識的理解與運用。最后謝謝老師和同學們無私的幫助！福州大學數字集成電路課程設計（報告）26參考文獻[1] 閻石．數字電子技術基礎．北京：高等教育出版社，2022．5．194196[2] 曾慶貴．集成電路版圖設計 ．北京：機械工業(yè)出版社，2022，2[3] 單片機自學網()．74283 中文資料．2022，4. 福州大學本科生畢業(yè)設計（論文）27附 錄附錄 1 74283 中文資料福州大學數字集成電路課程設計（報告）28福州大學本科生畢業(yè)設計（論文）29福州大學數字集成電路課程設計（報告）30
電大資料相關推薦
鄂ICP備17016276號-1