adma控制器ppt課件-資料下載頁
2025-05-05 07:52本頁面
【正文】 均被置位，即禁止所有通道接受 DMA請求。 8237A的組成和原理 三、 8237的內部寄存器 狀態(tài)寄存器 （讀 A3 A2A1 A0 =1000B） 8位， 4個通道共用，記錄每個通道是否有請求、傳輸是否結束。 D3~D0：分別對應通道 3~0，指出 4個通道的 DMA傳 送是否結束，結束為 1 D7~D4：分別對應通道 3~0，表示 4個通道是否有 DMA請求，有 DMA請求為 1 當芯片編程選擇操作方式為存儲器到存儲器傳輸時 ， 通道 0和通道 1交換的數(shù)據(jù)保存在暫存寄存器 (8位 )，待傳輸全部完成后 ， 最后一個傳輸數(shù)據(jù)仍保存在 暫存器中 ， 可 被 CPU編程讀出 ， 在 DMA復位時被清除 。 暫存器 (與主清命令 REG地址相同 A3 A2A1 A0 = 1101B) 8237A的組成和原理 三、 8237的內部寄存器 軟件命令 （類似于啟動 A/D，只對地址譯碼，數(shù)據(jù)取值情況無所謂 ) ?清除先 /后觸發(fā)器命令 （地址： A3 A2A1 A0 =1100B） 對該地址虛寫一次即可完成。 ? 主清命令 ：同 RESET，使屏蔽 REG置 1，其它 REG清 0 ? 清除屏蔽寄存器命令： 允許各個通道接受 DMA請求 各寄存器對應的端口地址 對 8237內部寄存器進行讀寫操作，必須首先選中8237，即 8237的片選 CS必須有效，通常該信號有高位地址產(chǎn)生。 8237的 A3~A0與系統(tǒng)總線的 A3~A0相連，用于選擇 8237內部寄存器，占用 16個端口地址。具體地址見教材 P427表 122。 8237A的組成和原理 三、 8237的內部寄存器 一個完整的 DMA傳輸過程必須經(jīng)過 4個階段： ? DMA請求。 DMA控制器 (8237)接受由 I/O設備發(fā)來的 DMA請求信號 DREQ，并經(jīng)判優(yōu)后向總線裁決邏輯提出總線請求 HRQ信號。 ? DMA響應。由總線裁決邏輯對總線請求進行裁決。 如 CPU不再對 DMA初始編程，則當 CPU完成當前總線周期后予以響應，允許進行 DMA傳輸。 CPU放棄對總線的控制權，向 8237 DMA控制器發(fā)出總線應答信號HLDA。 ? DMA傳輸。由 DMA控制器控制總線， 發(fā)出相應的地址與控制信息， 按要傳輸?shù)淖止?jié)數(shù)直接控制 I/O接口與 RAM的數(shù)據(jù)交換。 123 8237A的編程和應用舉例 一、 DMAC8237的編程步驟： 輸出主清命令，使 8237復位； 寫入基地址和當前地址寄存器，確定起始地址； 寫入基字計數(shù)和當前計數(shù)寄存器，確定傳送的字節(jié)數(shù)； 寫入方式寄存器，確定工作方式； 寫入屏蔽寄存器，允許哪個通道發(fā)出 DMA請求； 寫入命令寄存器，確定有效電平等規(guī)定； 寫入請求寄存器，用軟件使 DMA發(fā)出請求 (需要軟件控制時）。 程序例見教材 P433。 微機原理與接口 8086 CPU 8284 時鐘發(fā)生器 地址鎖存器 數(shù)據(jù)收發(fā)器 8288總線控制器 8259中斷控制器 8253定時器 8255并行接口 8237DMA控制器 RAM ROM 8251串行接口 高速外設 并行設備 串行設備
教學課件相關推薦
鄂ICP備17016276號-1