【正文】 字長 n＋ 1＝ 4 第一行做減法(P=1)，由于 XY，余數 0，商的個位 q0上 0。 第二行做加法，余數加上右移一位后的 Y。 由余數的正負決定第二位商 q1是 1或0。 由 q1控制第三行做加法或減法，依次類推。 99 [例 20] ｘ ＝ , ｙ ＝ , 求 ｘ 247。 ｙ 。 [解 :] [－ｙ ]補 ＝ 被除數 ｘ 0 1 0 0 1 被除數 x 減 ｙ 0 1 () 第一步減除數 y 1 0 0 0 1 ＜ 0 q0＝ 0 余數為負 商 0，下步做加法 加 ｙ 1 1 1 除數右移，加 0 1 1 0 1 ＞ 0 q1＝ 1 余數為正 商 1，下步做減法 減 ｙ 1 0 0 1 () 除數再右移，減 1 1 1 1 1 ＜ 0 q2＝ 0 余數為負 商 0，下步做加法 加 ｙ 0 0 1 1 1 除數再右移，加 0 0 1 1 0 ＞ 0 q3＝ 1 余數為正 商 1 故得 商 q＝ ＝ 余數 r＝ ()＝ 陣列除法器完成除法運算示例 100 定點運算器的組成 ALU 算術邏輯單元，實現基本算術、邏輯運算。 寄存器組 提供操作數與暫存運算結果。 多路選擇器或鎖存器 向 ALU提供操作數。 內部總線 運算器內部的數據通路，用來傳輸運算過程中的數據。 判別邏輯和控制電路 101 多功能算邏單元 ALU ALU：算邏單元，是運算器的核心。 是由多個全加器構成的并行加法器； 既可以完成算術運算 加、減、乘、除 又可以完成邏輯運算 與、或、非、異或 ? 每一位都是邏輯數，無符號位、數值位、階碼、階符之分。 ? 簡單位運算：位與位之間沒有進 /借位關系。 P51 102 為完成多種算 /邏運算，由 4位控制參數 S0~S3的不同組合對 Ai 、 Bi進行控制，產生函數 Xi和Yi ，送全加器運算。 ALU的基本思想 全加器 函數發(fā)生器 S0~S3 Xi Yi Ai Bi Fi Cn+i Cn+i+1 Xi=S3AiBi+S2AiBi Yi=Ai+S1Bi+S0Bi Fi=Xi⊕Y i ⊕C n+i Cn+i+1=XiYi+XiCn+i+YiCn+i () 103 ALU的進位邏輯 可以證明， Xi+Yi=Xi Xi〃Y i=Yi 將其代入進位關系式 Cn+i+1=XiYi+XiCn+i+YiCn+i=Yi+XiCn+i Yi既是操作數，又是進位產生函數； Xi既是操作數，又是進位傳遞函數。 ALU芯片實例 —— 74181：能完成 4位二進制數的算邏運算，組內并行進位。 Cn+1=Y0+X0Cn Cn+2=Y1+X1Cn+1=Y1+X1Y0+X1X0Cn Cn+3=Y2+X2Y1+X2X1Y0+X2X1X0Cn Cn+4=Y3+X3Y2+X3X2Y1+X3X2X1Y0+X3X2X1X0Cn 進位產生函數 G 進位傳送函數 P Cn Cn+4 A0~3 B0~3 74181 F0~3 G P 74181引腳圖 74181芯片： 4位組內并行 ALU?？赏瓿?16種算術運算和 16種邏輯運算。 操作數輸入端 輸出端 進位 輸入端 進位 輸出端 功能 選擇線 A=B輸出端 組進位產生 函數輸出端 組進位傳遞 函數輸出端 工作方式 M=0：算術運算M=1：邏輯運算 74181芯片引腳圖（負邏輯） 74181邏輯電路圖 74181算術 /邏輯運算功能表 算術運算采用補碼 “加”：算術加，最低位的進位為 0 “+” ：邏輯加 減法利用補碼方法進行的， A減 B是利用“ A減 B減 1” 加上最末位產生一個強迫進位（加 1）完成。 74181芯片應用舉例 并行進位速度快，但位數增多時，電路結構復雜，硬件費用高；而且元器件扇入系數也有限制，所以不可能完全采用并行進位方式。 分組并行進位：把 N位字長分為若干小組，組內并行，組間可串可并。 單級先行進位：組內并行，組間串行。 前片的 Cn+4與下一片的 Cn相連。影響運算速度 例 1：由 4片 74181組成單級先行進位的 16位 ALU。 C12 74181 74181 74181 74181 F7~F4 F3~F0 F11~F8 F15~F12 C0 C4 C8 C16 A15~A12 B15~B12 A11~A8 B15~B12 A7~A4 B7~B4 A3~A0 B3~B0 多級先行進位： 組內并行，組間并行。 需利用 74182CLA先行進位部件。 例 2：由 4片 74181組成兩級先行進位的 16位 ALU。 74181芯片應用舉例 F15~F12 F11~F8 F7~F4 C16 74181 74181 74181 74181 A15~A12 A11~A8 A7~A4 A3~A0 B15~B12 B11~B8 B7~B4 B3~B0 C0 F3~F0 G P G P G P G P C4 C8 C12 G* P* 74182CLA G3 P3 Cn+z G2 P2 Cn+y G1 P1 Cn+x G0 P0 CLA Carry Look Ahead 74182CLA的進位邏輯 Cn+x =G0+P0Cn Cn+y =G1+P1Cn+x =G1 +P1(G0+P0Cn)=G1+P1G0+P1P0Cn Cn+z=G2+P2Cn+y=G2+P2( G1+P1G0+P1P0Cn) =G2+P2 G1+ P2 P1G0+P2 P1 P0 Cn G3+P3Cn+z=G3+P3(G2+P2 G1+ P2 P1G0+P2 P1 P0 Cn ) =G3+P3G2+P3P3G1+P3P2P1G0+P3P2P1P0Cn P55 成組進位產生函數 G* 成組進位傳送函數 P* 74181芯片應用舉例 例 3： 8片 7418 2片 74182，組成兩級先行進位 32位 ALU 例 4： 16片 7418 5片 74182，組成三級先行進位 64位 ALU 74182 74182 74182 74182 74182 P56 111 內部總線 總線：能為多個部件分時共享的公共信息傳送線路。 外部總線：系統總線。用于連接各大部件。 內部總線：芯片內各部件之間的連線 按總線傳送的方向可將總線分為單向總線和雙向總線 雙向數據總線的實現方法 112 運算器的內部總線結構 單總線結構： 控制簡單，在同一時間內，只能有一個操作數放在總線上，實現一次雙操作數運算需要分三步，操作速度慢。 通 用 寄存器 A B ALU 特 殊 寄存器 內部總線 113 運算器的內部總線結構 雙總線結構： 兩個操作數可以分別通過總線 1和總線 2同時送到 ALU去進行運算，運算結果經緩沖器送入目的寄存器，每次操作比單總線結構少一步。 通 用 寄存器 ALU 特 殊 寄存器 總線 1 特 殊 寄存器 緩沖器 總線 2 114 運算器的內部總線結構 三總線結構： ALU的兩個操作數和運算結果可分別通過三條總線傳輸，運算一步完成。操作速度快，控制復雜。 ALU 總線 1 總線 2 通 用 寄存器 特 殊 寄存器 總 線 旁路器 總線 3 115 浮點運算方法和浮點運算器 浮點加減運算 設有兩個浮點數 X和 Y,它們分別為 X＝ 2Ex〃 MX Y＝ 2Ey〃 MY 完成浮點加減運算的操作過程： 0 操作數的檢查 求階差，對大階 尾數相加減 結果規(guī)格化 舍入處理 溢出判斷 116 浮點加減運算 0 操作數檢查 如果判知兩個操作數 ｘ 或 ｙ 中有一個數為 0,則沒有必要再進行后續(xù)的一系列操作，以節(jié)省運算時間。 求階差，對大階：只有兩浮點數階碼相同時 , 才可以進行尾數的加減運算。 求階差△ E ＝ Eｘ － Eｙ △ E ＝ 0,表示 Eｘ ＝ Eｙ ； △ E 0,表示 Eｘ Eｙ ； △ E 0,表示 Eｘ Eｙ 。 117 浮點加減運算 對大階 大階浮點數尾數左移會引起最高有效位的丟失，造成很大誤差。 因此，對階時，總是小階浮點數向大階浮點數對齊，稱為對大階。 ? 小階的尾數右移 ，階碼加 1。 ? ExEy時，則 My → ， Ey+1 ? ExEy時，則 Mx → ， Ex+1 ? 右移的位數等于階差△ E，直到兩數的階碼相等為止。 118 浮點加減運算 尾數求和運算 其方法與定點加減法運算完全一樣 Mx+My→M z 結果規(guī)格化 當尾數為 01.… 或 10.… ， |Mz|1，溢出。 右規(guī) ： Mz→ ， Ez+1。 當尾數為 ...或 ....時， |Mz| 左規(guī) ： Mz← ， Ez1 119 浮點加減運算 舍入處理 對階或右規(guī)時，尾數右移，尾數的低位部分被丟掉，造成一定誤差，要進行舍入處理。 簡單的舍入方法有三種： 恒舍法：移出的位直接舍去，對保留部分不做任何修改。 0舍 1入法：右移出的位為 0則舍去，為 1則將尾數的末位加“ 1” 。 末位恒置一法：只要數位被移出，就在尾數的末尾恒置“ 1” 。 IEEE754標準 就近舍入、朝 0、 +∞ 、 ∞ 舍入 120 溢出判斷 浮點數溢出主要體現在階碼的溢出，機器必須做中斷處理。 階碼上溢 ? 階碼大于可表示的最大正數， 看作+∞ 、 ∞ 階碼下溢 ? 階碼小于可表示的最小負數，看作機器零 浮點加減運算 [例 25] 設 X＝ 2022 ,Y＝ 2100 (－ ),求 X+Y。 [解 ]兩數均以補碼表示，階碼雙符號位，尾數單符號位。它們的浮點表示為 [ｘ ]浮 ＝ 00 010, [ｙ ]浮 ＝ 00 100, 1 求階差，對大階 △ E＝ Eｘ － Eｙ ＝ [Eｘ ]補 +[Eｙ ]補 ＝ 00 010+11 100＝ 11 110 X的階碼小，應使 Mx 右移 2位， Ex 加 2 [X]浮 ＝ 00 100， (11) 2 尾數求和 (11) ＋ (11) 2 3規(guī)格化處理 尾數運算結果為 (11) 符號位與最高數值位同值，應執(zhí)行左規(guī)處理。 尾數左移 1位，階碼減 1。 結果：尾數為 (1)，階碼為 00 011 4舍入處理 采用 0舍 1入法，結果為 00 011， 5溢出判斷 階碼符號位為 00，不溢出，故得最終結果為 [ｘ ＋ ｙ ]浮 ＝ 00 011， [ｘ ＋ ｙ ]浮 ＝（ ) 2022 123 浮點乘除運算 設有兩個浮點數 ｘ 和 ｙ ： ｘ ＝ 2Eｘ 〃 Mｘ ｙ ＝ 2Eｙ 〃 Mｙ 浮點乘法運算的規(guī)則 ｘ ｙ ＝ 2(Eｘ ＋ Eｙ ) 〃 (Mｘ Mｙ ) 浮點除法運算的規(guī)則是 ｘ 247。 ｙ ＝ 2(Eｘ － Eｙ ) 〃 (Mｘ 247。 Mｙ ) 浮點數的乘除運算步驟： 0 操作數檢查； 階碼加 /減操作； 尾數乘 /除操作； 結果規(guī)格化及舍入處理； 溢出判斷。 124 浮點乘除運算 浮點數的階碼運算 階碼通常用補碼或移碼形式表示 [ｘ ＋ ｙ ]移 ＝ [ｘ ]移 ＋ [ｙ ]補 [ｘ － ｙ ]移 ＝