eda課程設(shè)計(jì)--2位十進(jìn)制四則運(yùn)算器電路-資料下載頁(yè)
2025-06-03 04:43本頁(yè)面
【正文】 END cal4_mod。 ARCHITECTURE bhv OF cal4_mod IS BEGIN process(mod_sel) begin case mod_sel is when 00 = outmod=1000。 outLED1=(others=39。039。)。 outLED2=add_out3。 outLED3=add_out2。 outLED4=add_out1。 when 01 = outmod=0100。 outLED1=(others=39。039。)。 14 outLED2=(others=(not flag)) 。 outLED3=sub_out2。 outLED4=sub_out1。 when 10 = outmod=0010。 outLED1=mul_out4。 outLED2=mul_out3。outLED3=mul_out2。 outLED4=mul_out1。 when others = outmod=0001。 outLED1=(others=39。039。)。 outLED2=(others=39。039。)。 outLED3=div_out2。 outLED4=div_out1。 end case。 end process。 end bhv。 （ 2）有關(guān)說(shuō)明 若四選一輸出為“ 00”時(shí)，選擇加法運(yùn)算；輸出為“ 01”時(shí)，選擇減法運(yùn)算：輸出為“ 10”時(shí)，選擇乘法運(yùn)算；輸出為“ 11”時(shí)，選擇除法運(yùn)算。 系統(tǒng)測(cè)試 系統(tǒng)的功能測(cè)試及步驟： 將制作好的的程序先進(jìn)行編譯，看是否能編譯通過(guò)，若未通過(guò)，則進(jìn)行修改直至編譯通過(guò)。 編譯通過(guò)后，進(jìn)行波形仿真來(lái)觀察其結(jié)果是否正確。 進(jìn)行分配管腳，然后再編譯一次后。 將編譯通過(guò)的程序下載到實(shí)驗(yàn)箱上進(jìn)行結(jié)果驗(yàn)證。 （選擇模式 5, 采用 EP2CT144C8芯片 ） ①由模式 5 和管腳分配可知：鍵 8— clk1（第一個(gè)輸入數(shù)），鍵 7clk2（第二個(gè)輸入數(shù)），鍵 6— clk3（選擇 模式鍵），數(shù)碼管 8和 7，分別對(duì)應(yīng)第一個(gè)輸入數(shù)的高低位，數(shù)碼管 6和 5分別對(duì)應(yīng)第二個(gè)輸入數(shù)的高低位，數(shù)碼管 1依次為輸出的高低位，發(fā)光二極管 D D D D5分別為加減乘除模式。 ② 隨即地按鍵 8 和鍵 7（隨即輸入兩個(gè) 2 位十進(jìn)制數(shù)），然后，按鍵 6選擇加法、減法、乘法、除法運(yùn)算模式，最后，驗(yàn)證結(jié)果。 例如：當(dāng)輸入為 24和 50時(shí)，選擇加法時(shí)， LED燈顯示 74，選擇減法時(shí)， LED燈顯示 F26，選擇乘法時(shí)， LED燈顯示 1200，選擇除法時(shí)， LED燈顯示 0. 結(jié)論 本次設(shè)計(jì)能夠較好的完成設(shè)計(jì)的基本要求，即輸 入兩個(gè) 2位十進(jìn)制數(shù)（ 0~99），能夠輸出它們的四則運(yùn)算（加減乘除）結(jié)果；但是于某些地方還有待改進(jìn)。 （ 1）對(duì)輸出結(jié)果各個(gè)位在 LED燈的處理。如加法模塊輸出需 3個(gè) led燈，本設(shè)計(jì)先除以100取出百位，再除以 10取出十位和各位，共需 4個(gè) LPM_DIVIDE和 4個(gè) LPM_CONSTANT，如果每次都除以 10，通過(guò)余數(shù)依次取出各位、十位、百位，就不用需要那么多的 LPM_DIVIDE和 LPM_CONSTANT。 （ 2）本設(shè)計(jì)的 rst端直接接地，若要復(fù)位需重新 把 程序 導(dǎo)入 到 實(shí)驗(yàn) 箱，比較麻煩。 參考文獻(xiàn) EDA技術(shù)與 VHDL語(yǔ)言 .潘松，黃繼業(yè) 編著 . 第三版 .北京：清華大學(xué)出版社 .2021
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1