微電子學(xué)概論cha(1)-資料下載頁
2025-05-01 22:57本頁面
【正文】 圖 i） ?光刻 6版 (發(fā)射區(qū)版 )，利用光刻膠將基極接觸孔保護(hù)起來，暴露出發(fā)射極和集電極接觸孔 ?進(jìn)行低能量、高劑量的砷離子注入，形成發(fā)射區(qū)和集電區(qū) （ i） ?金屬化（如圖 j） ?淀積金屬，一般是鋁或 AlSi、 PtSi合金等 ?光刻 7版 (連線版 )，形成金屬互連線 ?合金： 使 Al與接觸孔中的硅形成良好的歐姆接觸，一般是在 450℃ 、 N2H2氣氛下處理 20～ 30分鐘 ?形成鈍化層 ?在低溫條件下 (小于 300℃ )淀積氮化硅 ?光刻 8版 (鈍化版 ) ?刻蝕氮化硅，形成鈍化圖形 ?測試、封裝、完成集成電路的制造工藝 接觸與互連 ?Al是目前集成電路工藝中最常用的金屬互連材料 ?但 Al連線也存在一些比較嚴(yán)重的問題 ?電遷移嚴(yán)重、電阻率偏高、淺結(jié)穿透等 ?Cu連線工藝有望從根本上解決該問題 ?IBM、 Motorola等已經(jīng)開發(fā)成功 ?目前，互連線已經(jīng)占到芯片總面積的70～ 80%；且連線的寬度越來越窄，電流密度迅速增加 ?幾個(gè)概念 ?場區(qū) ?有源區(qū) ?柵結(jié)構(gòu)材料 ?Al二氧化硅結(jié)構(gòu) ?多晶硅 二氧化硅結(jié)構(gòu) ?難熔金屬硅化物 /多晶硅 二氧化硅結(jié)構(gòu) 隔離技術(shù) 在集成電路中要把晶體管在電學(xué)上隔離開，目前常用的隔離技術(shù)主要有： ?PN結(jié)隔離 ?等平面氧化層隔離 ?絕緣介質(zhì)隔離 ?溝槽隔離 標(biāo)準(zhǔn)隱埋集電極隔離工藝（簡稱 SBC），見上圖 。 首先在 p型硅襯底上利用擴(kuò)散技術(shù)形成 n+埋層，再外延 n型硅層，然后進(jìn)行隔離擴(kuò)散直通襯底的 p型區(qū)，從而將外延層分割成一個(gè)一個(gè)孤立的 n型區(qū)，不同 n型區(qū)之間靠反向偏置的 pn結(jié)隔離。缺點(diǎn)：隔離區(qū)較寬，限制了集成密度的提高；寄生電容較大，使電路速度受到限制；目前少用這種隔離結(jié)構(gòu)。 介質(zhì)隔離的工藝流程 優(yōu)點(diǎn)：隔離效果好。缺點(diǎn)：研磨背面時(shí)要求精確的機(jī)械定位。 在硅片上熱生長一層氧化硅并進(jìn)行光刻 利用氧化層作為掩蔽進(jìn)行各向異性腐蝕，刻出 V形槽 去掉掩蔽氧化層后，熱生長一層厚度為 1微米的氧化層 該氧化層即為單晶硅和隨后淀積的多晶硅之間的介質(zhì)隔離層 研磨硅片背面的單晶硅，直至磨出單晶硅島為止 在這些硅島內(nèi)可制作各種類型的器件 采用厚氧化層隔離技術(shù)的 npn晶體管的截面圖 這種工藝中，橫向之間采用氧化層介質(zhì)隔離，縱向?yàn)?pn結(jié)隔離，是一種混合隔離結(jié)構(gòu)。 優(yōu)點(diǎn)：寄生電容小，隔離面積小，適合于制作高速、高密度集成電路。 MOS集成電路隔離工藝 MOS晶體管的結(jié)構(gòu)本身具有自隔離性，在同一硅片上制作 MOS晶體管無需采用隔離措施。但當(dāng)導(dǎo)線經(jīng)過相鄰 MOS管之間的場氧化層上時(shí) ,該導(dǎo)線將成為寄生 MOS管的柵極 ,若導(dǎo)線上的電壓大到一定的程度時(shí)就可能導(dǎo)致寄生 MOS管開啟 ,使相鄰晶體管之間的隔離被破壞 .因此 ,MOS集成電路隔離的實(shí)質(zhì)就是如何防止場寄生晶體管開啟 . 局部氧化隔離（ LOCOS）工藝 （ MOS集成電路中應(yīng)用最為廣泛的隔離技術(shù)） 在硅片上熱生長一層薄氧化層，并 CVD淀積一層氮化硅，之后進(jìn)行光刻，以光刻膠作為掩蔽層刻蝕場區(qū)的氮化硅，氧化硅層，通過離子注入進(jìn)行場區(qū)摻雜，去膠以后利用氮化硅作為掩蔽層進(jìn)行場區(qū)氧化，最后再去掉氮化硅，完成了LOCOS隔離工藝 通過離子注入進(jìn)行場區(qū)摻雜 溝槽隔離工藝 在硅片上熱生長一層氧化硅，并CVD淀積一層氮化硅，通過光刻定義出隔離槽的位置，之后利用反應(yīng)離子刻蝕技術(shù)刻蝕氮化硅、氧化硅，進(jìn)而刻出比較深的隔離槽，并在隔離槽壁上熱氧化生長一層氧化層。最后再利用 CVD方法淀積多晶硅或氧化硅回填隔離槽，實(shí)現(xiàn)了器件與器件之間的介質(zhì)隔離。 優(yōu)點(diǎn)：隔離效果好，消除了 LOCOS隔離結(jié)構(gòu)中寄生雙極晶體管的閂鎖效應(yīng)；隔離間距小，有利于提高集成度；適合于制作窄寬度的 MOS晶體管。 集成電路封裝工藝 在常見電路中的集成塊都是封裝好的集成電路,沒有封裝好的集成電路一般是不能直接使用 各種封裝類型 示意圖 集成電路工藝小結(jié) ?前工序 ?圖形轉(zhuǎn)換技術(shù)：主要包括光刻、刻蝕等技術(shù) ?薄膜制備技術(shù)：主要包括外延、氧化、化學(xué)氣相淀積、物理氣相淀積 (如濺射、蒸發(fā) ) 等 ?摻雜技術(shù)：主要包括擴(kuò)散和離子注入等技術(shù) ?后工序 ?劃片 ?封裝 ?測試 ?老化 ?篩選 ?輔助工序 ?超凈廠房技術(shù) ?超純水、高純氣體制備技術(shù) ?光刻掩膜版制備技術(shù) ?材料準(zhǔn)備技術(shù) 作 業(yè) ?設(shè)計(jì)制備 NMOSFET的工藝，并畫出流程圖
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1