時序邏輯電路習(xí)題-資料下載頁
2025-03-25 03:33本頁面
【正文】 0。）位二進(jìn)制代碼，一個n位的數(shù)碼寄存器和移位寄存器需由（ ）個觸發(fā)器組成。(8)4位移位寄存器，經(jīng)過（ ）個CP脈沖后可將4位串行輸入數(shù)據(jù)全部串行輸入到寄存器內(nèi)，再經(jīng)過（ ）個CP可以在串行輸出端依次輸出該4位數(shù)據(jù)。四、解答題：(1)JK觸發(fā)器組成圖所示電路。分析該電路是幾進(jìn)制計數(shù)器？畫出電路的狀態(tài)轉(zhuǎn)換圖。(2)D觸發(fā)器組成的同步計數(shù)電路如圖所示。分析電路功能，畫出電路的狀態(tài)轉(zhuǎn)換圖。說明電路的特點是什么。(3)試分析圖的計數(shù)器在M=1和M=0時各為幾進(jìn)制。(4)分析圖給出的電路，說明這是多少進(jìn)制的計數(shù)器，兩片之間多少進(jìn)制。 (5)試用JK觸發(fā)器和門電路設(shè)計一個同步七進(jìn)制加法計數(shù)器，并檢查能否自啟動。 (6)試用上升沿觸發(fā)的D觸發(fā)器和與非門設(shè)計一個自然態(tài)序四進(jìn)制同步計數(shù)器。 (7)分析圖時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路能否自啟動。(8)圖(a)所示電路由計數(shù)器和組合電路兩部分組成，測得在CP作用下計數(shù)器3個輸出端A、B、C的波形及組合電路的輸出端P的波形如圖(b)所示。① 計數(shù)器是幾進(jìn)制的？屬加法計數(shù)器還是減法計數(shù)器？(以C為高位)②根據(jù)波形圖(b)設(shè)計圖(a)中的組合電路，實現(xiàn)P的功能。列出真值表，用卡諾圖化簡法得到最簡與或式，然后用盡量少的與非門實現(xiàn)該電路。(9)試分析圖題所示的計數(shù)器電路說明是幾進(jìn)制計數(shù)器。(10)用同步置數(shù)法將集成計數(shù)器7416l連接成下列計數(shù)器，并畫出狀態(tài)圖：①九進(jìn)制計數(shù)器；②十二進(jìn)制計數(shù)器。(11)采用JK觸發(fā)器組成電路，得到如圖所示的輸出波形。①試問需要幾個觸發(fā)器。②設(shè)計該電路。③檢驗該電路能否自啟動。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1