【導(dǎo)讀】2．組合邏輯電路通常由組合而成。6．8線—3線優(yōu)先編碼器的輸入為70II?，當(dāng)優(yōu)先級(jí)別最高的7I有效時(shí)，其輸出012YYY的值是。A、1011—0110—1100—1000—0000B、1011—0101—0010—0001—0000. 16．離散的，不連續(xù)的信號(hào)，稱為。19．十六路數(shù)據(jù)選擇器的地址輸入端有個(gè)。23．有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個(gè)移位脈沖CP作用下，

　　

【正文】 111010011)B = ( 3723)O。 2. 有一數(shù)碼 10010011，作為自然二進(jìn)制數(shù)時(shí)，它相當(dāng)于十進(jìn)制數(shù) 147 ，作為 8421BCD 碼時(shí)，它相當(dāng)于十進(jìn)制數(shù) 93 。 3. 已知某函數(shù) ?????? ??????? ??? DCABDCABF ，該函數(shù)的反函數(shù) F = 4. 如果對(duì)鍵盤上 108 個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少要 7 位二進(jìn)制數(shù)碼。 5. 在 TTL 門電路的一個(gè)輸入端與地之間接一個(gè) 10K?電阻，則相當(dāng)于在該輸入端輸入 高 電平； 在 CMOS 門電路的輸入端與電源之間接一個(gè) 1K?電阻，相當(dāng)于在該輸入端輸入 高 電平。 6． TTL 電路的電源電壓為 5 V， CMOS電路的電源電壓為 3— 18 V 。 7. 74LS138 是 3 線 — 8 線譯碼器，譯碼為輸出低電 平有效，若輸入為 A2A1A0=110 時(shí)，輸出 01234567 YYYYYYYY 應(yīng)為 10111111 。 8. 一個(gè) 10 位地址碼、 8 位輸出的 ROM，其存儲(chǔ)容量為 8K 或 213 。 9．將一個(gè)包含有 32768 個(gè)基本存儲(chǔ)單元的存儲(chǔ)電路設(shè)計(jì) 16 位為一個(gè)字節(jié)的 ROM。該 ROM有 11 根地址線，有 16 根數(shù)據(jù)讀出線。 10 .能夠?qū)崿F(xiàn)“線與”的 TTL 門電路叫 OC門 ，能夠?qū)崿F(xiàn)“線與”的 CMOS 門電路叫 OD 門 。 TTL 與非門主要參數(shù) （ 1）輸出高電平 UOH： UOH≥ ，標(biāo)準(zhǔn)高 電平 。 （ 2）高電平輸出電流 IOH： IOH表示電路的拉電流負(fù)載能力。 （ 3）輸出低電平 UOL： UOL≤ ，標(biāo)準(zhǔn)低電平 。 （ 4）低電平輸出電流 IOL： IOL表示電路的灌電流負(fù)載能力。 (IOL IOH I 灌 I 拉 ) （ 5）扇出系數(shù) NO：表示門電路的帶負(fù)載能力。 TTL 門電路 NO≥ 8 。由 和 中的較小者決定。 （ 6）最大工作頻率 fmax （ 7）輸入開(kāi)門電平 UIH：一般 TTL 門電路的 UIH= 2V （ 8）輸入關(guān)門電平 UIL：一般 TTL 門電路的 UIL= （ 9）高電 平輸入電流 IIH：當(dāng)前級(jí)輸出為高電平時(shí)，本級(jí)輸入電路造成的前級(jí)拉電流。 （ 10）低電平輸入電流 IIL：當(dāng)前級(jí)輸出為低電平時(shí)，本級(jí)輸入電路造成的前級(jí)灌電流。 4. 邏輯代數(shù)又稱為 代數(shù)。最基本的邏輯關(guān)系有 、 、 三種。 T 觸發(fā)器的特征方程為 ， JK觸發(fā)器的特征方程為 。 二進(jìn)制碼 11011110 表示的十進(jìn)制數(shù)為 ，相應(yīng)的 8421BCD 碼為 。 逐次逼近型 ADC的數(shù)碼位 數(shù)越多，轉(zhuǎn)換結(jié)果越 ，但轉(zhuǎn)換時(shí)間越 。 （ 11）平均傳輸時(shí)間 tpd：信號(hào)通過(guò)與非門時(shí)所需的平均延遲時(shí)間。 （ 12）空載功耗：與非門空載時(shí)電源總電流 ICC與電源電壓 VCC 的乘積。 （ 13）高電平噪聲容限 UNH=UOHUIH==，低電平噪聲容限 UNL=UILUOL== （ 14）功耗延遲積 DP： DP =PIH tpd單位是 mW， tpd的單位是 ns，則的單 DP位是 pJ(微耳 )。（ 15）扇入系數(shù) NI：一般 NI≤ 5，最多不超過(guò) 8。 TTL門的輸入端懸空，相當(dāng)于輸入高電平。 但是，為防止引入干擾，通常不允許其輸入端懸空。 MOS門的多余端不允許懸空。 數(shù)字集成電路中多余的輸入端在 不改變邏輯關(guān)系 的前提下可以并聯(lián)起來(lái)使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。 1 AD 2BCD 3AB 4D 5C 6ABD 7D 8C 9B 10D 1．?dāng)?shù)字信號(hào)是指在 和數(shù)量上都是離散的信號(hào)。 2． BCD碼是指用 二進(jìn)制數(shù)碼表示一位十進(jìn)制數(shù)。 5．如果兩個(gè)表達(dá)式相等，那么它們的對(duì)偶式也 。 6．常用的邏輯函數(shù)的表示方法有 及函數(shù)式、邏輯圖、卡諾圖等。 7．最簡(jiǎn)與或表達(dá)式的條件，不僅要求其中的乘積項(xiàng)最少，而且要求 。 8．利用卡諾圖化簡(jiǎn)邏輯函數(shù)的基本原理就是 。 9．邏輯代數(shù)中邏輯變量的取值只有 0 和 1 兩種可能，它們不再表示數(shù)量的大小，只代表二種不同的 。 （一）概念題 1．若以輸出的高電平表示邏輯 1，以低電平表示邏輯 0，則稱這種表示方法為 邏輯。 2． TTL 與非門多余輸入端應(yīng)該接 。 3． TTL或非門多余的輸入端應(yīng)該接 。 4．對(duì)于 TTL 門電路 在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動(dòng)范圍稱之 5．利用三態(tài)門電路可以實(shí)現(xiàn)數(shù)據(jù)的 傳輸。 6．集電極開(kāi)路的門電路（ OC 門）能實(shí)現(xiàn)“線與”，但這種門電路工作時(shí)需要外接 才能正常工作。 7．在各種 TTL 門電路中，可以將輸出端并聯(lián)使用的是 門。 8． TTL 電路的 7 74H、 74S、 74LS 幾個(gè)系列產(chǎn)品中， 系列產(chǎn)品工作速度快，功耗小。 9．工廠在組裝和調(diào)試由 CMOS 器件構(gòu)成的電路時(shí)，把電烙鐵接地的目的是 。 10． CMOS 傳輸門屬于雙向器件，所以它的 可以互易使用。 11．電子模擬開(kāi)關(guān)用來(lái)傳輸連續(xù)變化的模擬電壓信號(hào)，它的基本電路是由 組成的。 （二）指出下圖中由 TTL 門電路組成的邏輯電路的輸出是什么（高電平、低電平、高阻）？ （三）下圖電路均由 TTL 門組成， RON=2K， ROFF=，試分別寫出輸出函數(shù)的表達(dá)式。 （四） 已知 圖示 TTL 門電 路的輸 入端 波形， 試分 別畫出 Y Y Y Y4 的 輸出 波形。 （五）已知 CMOS 邏輯電路如圖所示，試寫出輸出邏輯函數(shù) Y Y2 的表達(dá)式。 （六） TTL 門電路如圖所示。 （ 1）圖中多余輸入端 B應(yīng)接 。 （ 2）為使圖中電路 F1=f(A,C)正常工作，該電路是否還有錯(cuò)誤？為什么？如有錯(cuò)誤，請(qǐng)改正。 在上述（ 1）、（ 2）問(wèn)題解決后： （ 3）如 A= C=0， 1門輸出 Y ， F1= ； 如 A= C=1， 1門輸出 Y ， F1= ； （七）已知邏輯電路如圖所示，試分別寫出 Y Y Y Y4 的輸出邏輯值。 1．超前進(jìn)位加法器與串行進(jìn)位加法器相比雖然電路復(fù)雜，但其特點(diǎn)是 。 2．組合邏輯電路在結(jié)構(gòu)上的共同特點(diǎn)是 。 3．編碼器 的邏輯功能就是把輸入的信號(hào)編成一個(gè)對(duì)應(yīng)的 代碼。 4．組合邏輯電路在邏輯功能上的共同特點(diǎn)是任意時(shí)刻的輸出僅取決于該時(shí)刻的 輸入，與 無(wú)關(guān)。 5．優(yōu)先編碼器，當(dāng)同時(shí)有幾個(gè)輸入信號(hào)時(shí)，只對(duì)其中 進(jìn)行編碼。 6．全加器就是能實(shí)現(xiàn) 電路。 8．當(dāng)二個(gè)多位數(shù)相加時(shí)，必須采用 電路。 9 ． 編 碼 器 、 譯 碼 器 、 數(shù) 據(jù) 選 擇 器 這 三 種 器 件 中 ， 可 用 來(lái) 設(shè) 計(jì) 組 合 邏 輯 電 路 的 器 件是 。 10． LED顯示器是指 顯示器。 1．觸發(fā)器按邏輯功能的不同可分為 觸發(fā)器等幾種類型。 2．若將 D 觸發(fā)器的輸入端 D與輸出端 Q 相連，則此觸發(fā)器具有 觸發(fā)器的邏輯功能。 3． JK、 RS、 T 三種類型觸發(fā)器中， 觸發(fā)器邏輯功能最強(qiáng)。 4． D 觸發(fā)器的特征方程為 。 5．要把 JK 觸發(fā)器轉(zhuǎn)換成 T ` 觸發(fā)器，只要將 J與 K分別與 相連接。 6． T 觸發(fā)器的特性方程為 。 7．根據(jù)存儲(chǔ)數(shù)據(jù)的原理不同，觸發(fā)器可分成 、 等兩大類。 8． RS 觸發(fā)器的特征方程為 。 1．一個(gè)具體的時(shí)序電路，不論其結(jié)構(gòu)形式如何，其中 電路是必不可少的。 2．為保證由反相器構(gòu)成的多諧振蕩器能正常工作，反相器的反饋電阻所選取的阻值，定要使電路的靜態(tài)工作點(diǎn)位于反相器傳輸特性的 區(qū)。 3．在米利（ MENLY）型電路中，輸出信號(hào)不 僅取決于存儲(chǔ)電路的狀態(tài)，而且取決于 。 4．某一多諧振蕩器輸出信號(hào)的頻率為 1MHZ，其占空比為 51 ，則此信號(hào)一周期中高電平的寬度是 μ s。 5．根據(jù)輸出信號(hào)的特點(diǎn)，將時(shí)序電路劃分為 二種類型。