數(shù)字電子技術(shù)基礎—試題—選擇-資料下載頁
2025-03-25 02:54本頁面
【正文】 十進制轉(zhuǎn)換成二進制的編碼器，則輸入端數(shù)M和輸出端數(shù)N分別為（ C ） A．M=N=10 B．M=10，N=2 C．M=10，N=4 D．M=10，N=39．數(shù) 字 電 路 中 的 工 作 信 號 為( B )。 A．直 流 信 號 B．脈 沖 信 號 C．隨 時 間 連 續(xù) 變 化 的 電 信 號 10． L=AB+C 的對偶式為：（ A ） A．A+BC B.(A+B)C C. A+B+C D．ABC 1．數(shù)字電路中的工作信號為（ B ）。 A．隨時間連續(xù)變化的電信號 B．脈沖信號 C．直流信號2．邏輯符號如圖一所示，當輸入，輸入B為方波時，則輸出F應為（ C ）。圖二圖一 A．“1” B．“0” C．方波3．邏輯圖和輸入A，B的波形如圖二所示，分析在t1時刻輸出F為（ A ）。 A．“1” B．“0” C．任意4．圖三邏輯電路為（ A ）。 A．與非門 B．與門 C．或門 D．或非門 圖四圖三5．邏輯電路如圖四所示，輸入A＝0，B＝1，C＝1，則輸出F1和F2分別為（ D ）。A． B． C． D．6．AB+BC+CA的“與非”邏輯式為（ B ）。 A． B． C．7．邏輯電路如圖五所示，其邏輯功能相當于一個（ C ）。 A．“與”非門 B．“導或”門 C．“與或非”門圖五 8．與二進制數(shù)10101010相應的十進制數(shù)為（ C ）。 A．110 B．)210 C．1709．時序邏輯電路中一定是含（ A ） A．觸發(fā)器 B．組合邏輯電路 C．移位寄存器 D．譯碼器10．用n個觸發(fā)器構(gòu)成計數(shù)器，可得到最大計數(shù)長度是（ D ） A．n B．2n C．2n D．2n11．已知某電路的真值表如下表所示，則該電路的邏輯表達式為（ C ）。 A． B． C． D．ABCYABCY000010000011101101001101011111112．三輸入、八輸出譯碼器，對任一組輸入值其有效輸出個數(shù)為（ C ）。 A．3個 B．8個 C．1個 D．11個3．JK觸發(fā)器要實現(xiàn)Qn+1=1時，J、K端的取值為（ D ）。 A．J=0,K=1 B．J=0,K=0 C．J=1,K=1 D．J=1,K=0==( A )。 C. D.5．五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為（ A ）。 6．同步時序電路和異步時序電路比較，其差異在于后者（ B ）。 7．十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ C ）個。 A．16 B．2 C．4 D．88．一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是（ C ）。 A．4∶6 B．1∶10 C．4∶10 D．2∶49．能實現(xiàn)脈沖延時的電路是（ B ）。 A．多諧振蕩器 B．單穩(wěn)態(tài)觸發(fā)器 C．施密特觸發(fā)器10．有一個左移位寄存器，當預先置入1011后，其串行固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ A ）。 A．1011—0110—1100—1000—0000 B．1011—0101—0010—0001—0000一位十六進制數(shù)可以用 C 位二進制數(shù)來表示。A .1 B. 2 C. 4 D. 16邏輯函數(shù)的表示方法中具有唯一性的是 AD 。A .真值表 要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使輸入端對地外接電阻RI C 。A.＞RON B.＜ROFF ＜RI＜RON D.＞ROFF在下列邏輯電路中，不是組合邏輯電路的有 D 。 下列觸發(fā)器中，沒有約束條件的是 D 。 8位移位寄存器，串行輸入時經(jīng) D 個脈沖后，8位數(shù)碼全部移入寄存器中。 多諧振蕩器可產(chǎn)生 B 。 尋址容量為16K8的RAM需要 C 根地址線。 用二進制碼表示指定離散電平的過程稱為 D 。 當用異步I/O輸出結(jié)構(gòu)的PAL設計邏輯電路時，它們相當于 A 。
教學課件相關推薦
鄂ICP備17016276號-1