[信息與通信]ch1_ch-資料下載頁(yè)
2025-02-14 15:11本頁(yè)面
【正文】 (4) 門(mén)級(jí)時(shí)序仿真 。 常用 EDA工具 適配器（布局布線器） 適配器的任務(wù)是完成目標(biāo)系統(tǒng)在器件上的布局布線 。 適配， 即結(jié)構(gòu)綜合通常都由可編程邏輯器件的廠商提供的專門(mén)針對(duì)器件開(kāi)發(fā)的軟件來(lái)完成 。 這些軟件可以單獨(dú)或嵌入在廠商的針對(duì)自己產(chǎn)品的集成 EDA開(kāi)發(fā)環(huán)境中存在 。 下載器（編程器） 把適配器輸出的下載文件通過(guò)編程器下載到實(shí)際可編程器件中 ， 實(shí)現(xiàn)硬件設(shè)計(jì) 。 常用 EDA工具 ALTERA： MAX+PLUSII、 QUARTUSII LATTICE： isp EXPERT SYSTEM、 isp Synario ispDesignExpert SYSTEM ispCOMPILER、 PACDESIGNER XILINX： FOUNDATION、 ISE FPGA Compiler、 FPGA Express、 Synplify、 Leonardo Spectrum ... EDA公司 ： CADENCE、 EXEMPLAR、 MENTOR GRAPHICS、 OrCAD、 SYNOPSYS、 SYNPLICITY、 VIEWLOGIC、 ... 常用 EDA工具 MAX+plusII概述 圖形或 HDL 編輯器 MAX+plusII設(shè)計(jì)流程 編譯網(wǎng)表提取、數(shù)據(jù)庫(kù)建立、邏輯綜合、邏輯分割、適配 延時(shí)網(wǎng)表提取、編程文件匯編 編 程 器 設(shè) 計(jì) 輸 入 綜合或 編 輯 適 配 器 件 下 載 仿 真 MAX+plusII概述 MAX+plusII概述 MAX+plusII概述 MAX+plusII概述 IP（ Intellectual Property）即知識(shí)產(chǎn)權(quán)核或知識(shí)產(chǎn)權(quán)模塊。 IP核 軟 IP 固 IP 硬 IP IP核 IP核 ?軟 IP： 由 HDL寫(xiě)成的功能模塊，常以 HDL源文件 形式出現(xiàn)； ? 開(kāi)發(fā)周期短，設(shè)計(jì)投入少；靈活性大； ? 需要修正；不可能完全優(yōu)化 ?固 IP： 是完成了綜合的功能塊，有較大設(shè)計(jì)深度，以 網(wǎng)表 形式提交客戶使用； ?硬 IP： 提供設(shè)計(jì)的最終階段產(chǎn)品： 掩膜 。 大規(guī)模 FPGA Nios嵌入式系統(tǒng) IP軟核 Flash ROM 固體硬盤(pán) SRAM 內(nèi)存 SDRAM 內(nèi)存 嵌入式 Bios 嵌入式 ROM 嵌入式 RAM 嵌入式 FIFO SDRAM控制模塊 硬件 DSP模塊 RS232 CAN控制器 DMA VGA控制器 RS232接口電路 PS2鍵盤(pán)接口 PS2鼠標(biāo)接口 Ether接口 內(nèi)部時(shí)鐘 PIC接口 浮點(diǎn)算術(shù)協(xié)處理器 VGA接口 PS/2鍵盤(pán) / 鼠標(biāo)接口 D/A接口 A/D接口 LCD接口 LED接口 USB控制器 UART FIFO 并行接口 圖象或語(yǔ)音采樣接口 立體聲輸出接口 通用 I/O口 應(yīng)用系統(tǒng) SOPC IP核 必須為易于重用按嵌入式應(yīng)用專門(mén)設(shè)計(jì) IP核內(nèi)涵 必須實(shí)現(xiàn) IP模塊的優(yōu)化設(shè)計(jì) 必須符合 IP標(biāo)準(zhǔn) ?一個(gè) SoC可能包含上百個(gè) IP模塊，一家公司很難完全擁有所需的 IP，從外界獲得 IP已經(jīng)迫在眉睫； ?2022年美國(guó)前十大 IP供應(yīng)商 IP交易額接近 7億美圓； ?支付授權(quán)費(fèi)交易占 65% ?專利費(fèi)交易占 21% ?服務(wù) /維護(hù)費(fèi)交易占 14% ?2022年美國(guó)的 IP成交量占世界 IP總交易額的 53%，日本占 21%，歐洲占 17%，亞太地區(qū)僅占 9%。 IP核 IP核 ?IP核來(lái)源： ?芯片設(shè)計(jì)公司自身積累 ?Foundry積累 ?專業(yè) IP公司 ?EDA廠商 ?設(shè)計(jì)服務(wù)公司 ?為使從各方獲得的 IP核能有效地集成，需要建立 IP核標(biāo)準(zhǔn)體系，制定 IP核標(biāo)準(zhǔn) /規(guī)范。 IP核 IP核的標(biāo)準(zhǔn)化體系 IP核標(biāo)準(zhǔn)、規(guī)范 復(fù)用設(shè)計(jì)標(biāo)準(zhǔn) 轉(zhuǎn)讓規(guī)范 \標(biāo)準(zhǔn) 質(zhì)量標(biāo)準(zhǔn) 交易標(biāo)準(zhǔn) 國(guó)家 IP核庫(kù)網(wǎng)站： 小結(jié)：本次課重點(diǎn) ?EDA技術(shù)的概念； ?自頂向下的設(shè)計(jì)方法； ?VHDL的綜合； ?FPGA/CPLD的開(kāi)發(fā)流程 輸入、綜合、適配（仿真）、下載（編程和配置） ?常用 EDA工具 ?IP核
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1