[信息與通信]ch1_ch-展示頁
2025-02-23 15:11本頁面
【正文】 143201020304050607080133MHzCISC CPU50MHz DSP處理器50MHz 4 DSP多處理器EPF8820A2（75％ 使用）EPF81500A2（60％ 使用）實(shí)現(xiàn) 16階 8位 FIR濾波器綜合性能對比 EDA的發(fā)展趨勢 系統(tǒng)集成芯片成為 IC設(shè)計(jì)的發(fā)展方向，這一發(fā)展趨勢表現(xiàn)在如下幾個(gè)方面： 1) 超大規(guī)模集成電路的集成度和工藝水平不斷提高 ， 深亞微米(DeepSubmicron)工藝 ， 如 m， 90nm已經(jīng)走向成熟 ， 在一個(gè)芯片上完成的系統(tǒng)級的集成已成為可能 （ SOC） 。其中 16位 DSp適合中高級工控到簡單語音 /圖片（不含視頻）處理；其中 32位 DSp適合復(fù)雜語音 /圖片 /視頻處理 ? FPGA： 新型 FPGA可以用內(nèi)部乘法器 /寄存器 /內(nèi)存塊構(gòu)造軟核，例如構(gòu)造 ARM，則可以實(shí)現(xiàn)ARM的功能；若構(gòu)造成 DSP，則可以實(shí)現(xiàn) DSP的功能。 11)純硬件系統(tǒng)的高可靠性 。 9)對設(shè)計(jì)者的硬件知識和硬件經(jīng)驗(yàn)要求低 。 7)適用于高效率大規(guī)模系統(tǒng)設(shè)計(jì)的自頂向下設(shè)計(jì)方案 。 5)具有自主知識產(chǎn)權(quán) 。 3)設(shè)計(jì)文檔的管理 。 EDA技術(shù)有很大不同： 1)采用硬件描述語言為設(shè)計(jì)輸入 。 4)對于集成電路設(shè)計(jì)而言 ，設(shè)計(jì)實(shí)現(xiàn)過程與具體生產(chǎn)工藝直接相關(guān) ， 因此可移植性差 。 2)如果某一過程存在錯(cuò)誤 ，查找和修改十分不便 。 EDA技術(shù)的實(shí)現(xiàn)目標(biāo)，要素 ?大規(guī)模可編程器件 ： ? PLD（ FPGA/CPLD）， PAC ?硬件描述語言（ HDL） ： ? VHDL， Verilog HDL， AHDL ?軟件開發(fā)工具 ? MaxPlusII/QuartusII,ispEXPERT,Foundation ?實(shí)驗(yàn)開發(fā)系統(tǒng) EDA技術(shù)的構(gòu)成要素 ? PLD： Programmable Logic Device ? PAC： Programmable Analog Circuit ? HDL： Hardware Description Language 硬件描述語言 VHDL ?VHDL ?Verilog HDL ?System Verilog ?System C ?AHDL （ Altera公司） 常見的 HDL： 硬件描述語言 VHDL ?VHDL與 Verilog HDL作為電子設(shè)計(jì)主流硬件的描述語言； ?VHDL語言具有很強(qiáng)的電路描述和建模能力； ?VHDL具有與具體硬件電路無關(guān)和與設(shè)計(jì)平臺無關(guān)的特性； 基于 VHDL的自頂向下設(shè)計(jì)方法 數(shù)字電子系統(tǒng)的設(shè)計(jì)方法 自底向上 BottomUp 自頂向下 TopDown 混合式設(shè)計(jì)法 InsideOut OR Mixed 模塊設(shè)計(jì)法 傳統(tǒng)電子系統(tǒng)設(shè)計(jì)流程：自底向上的設(shè)計(jì)流程 系統(tǒng)設(shè)計(jì)完成，或系統(tǒng)中的某一模塊實(shí)際完成 方案論證，與算法確定 根據(jù)方案和系統(tǒng)指標(biāo)選購硬件，并設(shè)計(jì)電路板，即硬件系統(tǒng)實(shí)際 軟件設(shè)計(jì)與調(diào)試。流片（ NRE）費(fèi)用很小，設(shè)計(jì)完成后大約 18個(gè)月就可以得到成品器件。 DiNI Group在 IICChina 2022展出了其最新的邏輯原型驗(yàn)證系統(tǒng) DN9000K10。 贏通公司的這款服務(wù)器并未采用目前電腦中不可或缺的微處理器 ， 而是由FPGA芯片驅(qū)動 。 美國贏通系統(tǒng)公司 （ Win Systems） 推出一款令人驚嘆的服務(wù)器 。 EDA技術(shù)及其發(fā)展 ?EDA技術(shù)的發(fā)展進(jìn)程 ?CAD階段（ 20世紀(jì) 70～ 80年代） ?CAE階段（ 20世紀(jì) 80～ 90年代）CAE： Computer Aided Engineering ?EDA階段（ 20世紀(jì) 90年代至今） ?高級語言描述、系統(tǒng)仿真、綜合技術(shù) EDA技術(shù)及其發(fā)展 EDA工具 系統(tǒng)級設(shè)計(jì) 混合電路設(shè)計(jì) 綜合與仿真 數(shù)字電路設(shè)計(jì) 版圖設(shè)計(jì) PCB設(shè)計(jì) PLD開發(fā) 模擬電路設(shè)計(jì) 高速電路設(shè)計(jì) EDA技術(shù)的功能和范疇 EDA技術(shù)及其發(fā)展 ?EDA技術(shù)進(jìn)入 21世紀(jì)后，得到了更大的發(fā)展，突出表現(xiàn)在以下幾個(gè)方面： ?使電子設(shè)計(jì)成果以自主知識產(chǎn)權(quán)的方式得以明確表達(dá)和確認(rèn)成為可能； ?在仿真和設(shè)計(jì)兩方面支持標(biāo)準(zhǔn)硬件描述語言的功能強(qiáng)大的 EDA軟件不斷推出； ?電子技術(shù)全方位納入 EDA領(lǐng)域； ?使得電子領(lǐng)域各學(xué)科的界限更加模糊，更加互為包容； EDA技術(shù)及其發(fā)展 ?更大規(guī)模的 FPGA和 CPLD器件的不斷推出； ?基于 EDA工具的 ASIC設(shè)計(jì)標(biāo)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1