【正文】 ，可分為同步和異步兩類(lèi)。同步計(jì)數(shù)器計(jì)數(shù)過(guò)程中需要翻轉(zhuǎn)的觸發(fā)器同步翻轉(zhuǎn)。異步計(jì)數(shù)器工作時(shí)，需要翻轉(zhuǎn)的觸發(fā)器在翻轉(zhuǎn)時(shí)間上不一致，是先低位，后高位。同步計(jì)數(shù)器的工作速度較異步計(jì)數(shù)器為快。 計(jì)數(shù)器 計(jì)數(shù)器 59 加法計(jì)數(shù)器在計(jì)數(shù)脈沖作用下，所貯存的數(shù)逐次加 1。前面介紹的 T觸發(fā)器（ T＝ 1時(shí)）具有計(jì)數(shù)功能，即每來(lái)一個(gè)計(jì)數(shù)脈沖，狀態(tài)就翻轉(zhuǎn)一次，因而可用來(lái)計(jì)數(shù)。但一只 T觸發(fā)器只能計(jì)入一個(gè)輸入脈沖。設(shè)觸發(fā)器原狀態(tài)為 0， 1個(gè)計(jì)數(shù)脈沖輸入，狀態(tài)翻轉(zhuǎn)為 1；兩個(gè)計(jì)數(shù)脈沖輸入，狀態(tài)又翻轉(zhuǎn)成原狀態(tài) 0。顯然要計(jì)入兩個(gè)計(jì)數(shù)脈沖就必須用兩級(jí) T觸發(fā)器。采用兩級(jí)觸發(fā)器最多可計(jì)入 3個(gè)計(jì)數(shù)脈沖。采用 4級(jí)觸發(fā)器，最多可計(jì)入 15個(gè)計(jì)數(shù)脈沖。采用 n級(jí)觸發(fā)器，最多可計(jì)入 2n1個(gè)計(jì)數(shù)脈沖。 異步二進(jìn)制加法計(jì)數(shù)器 計(jì)數(shù)器 60 圖 JK觸發(fā)器構(gòu)成的 4位異步二進(jìn)制加法計(jì)數(shù)器邏輯圖。觀察邏輯圖可見(jiàn)： ① 圖中 4只觸發(fā)器的 JK端都接高電平（在 TTL電路中輸入端空置一般默認(rèn)為輸入高電平），因而都是計(jì)數(shù)狀態(tài)， = ；各觸發(fā)器都是 CP脈沖下降沿觸發(fā)。 ② 各觸發(fā)器的 CP脈沖各不相同。計(jì)數(shù)脈沖從最低位觸發(fā)器 CP端輸入。相鄰兩觸發(fā)器中，低位觸發(fā)器的 端接高位觸發(fā)器的 CP端。這樣當(dāng)?shù)臀挥|發(fā)器的 端由 1變 0時(shí)，即產(chǎn)生負(fù)跳變時(shí)，就使相鄰高位觸發(fā)器發(fā)生翻轉(zhuǎn)，從而實(shí)現(xiàn)進(jìn)位。由于上述電路進(jìn)位時(shí)，是在低一位觸發(fā)器翻轉(zhuǎn)以后，高一位再翻轉(zhuǎn)的，故稱為異步計(jì)數(shù)器。 1?nQ nQ 計(jì)數(shù)器 61 圖 1017 4位異步二進(jìn)制加法計(jì)數(shù)器 計(jì)數(shù)器 62 計(jì)數(shù)器 63 由波形圖可見(jiàn)，輸出端 Q0、 Q Q Q3分別得到二進(jìn)制（對(duì)時(shí)鐘脈沖二分頻）、四進(jìn)制（對(duì)時(shí)鐘脈沖四分頻）、八進(jìn)制（對(duì)時(shí)鐘脈沖八分頻）、十六進(jìn)制（對(duì)時(shí)鐘脈沖十六分頻）的計(jì)數(shù)器。 圖 4位二進(jìn)制加法計(jì)數(shù)器波形圖 計(jì)數(shù)器 64 圖 4位二進(jìn)制減法計(jì)數(shù)器邏輯圖。圖中 J、K端省略未畫(huà)出（ J、 K都為 1）。與圖 ，它們也都是由 JK觸發(fā)器構(gòu)成，并接成計(jì)數(shù)形式，而且都是下降沿觸發(fā)。區(qū)別在于，加法器是以低位的 Q端接相鄰高位的 CP端，實(shí)現(xiàn)進(jìn)位；而減法器則是以低位的 端接相鄰高位的 CP端，實(shí)現(xiàn)借位。按二進(jìn)制減法法則：1－ 1＝ 0， 10－ 1＝ 01，當(dāng)?shù)臀粸?1時(shí)輸入一個(gè)計(jì)數(shù)脈沖，狀態(tài)翻轉(zhuǎn)為 0， 由 0翻為 1，因?yàn)槭钦?，高位觸發(fā)器的狀態(tài)保持，從而實(shí)現(xiàn) 11=0；當(dāng)?shù)臀粸?0時(shí)，輸入一個(gè)計(jì)數(shù)脈沖，低位 Q由 0翻為 1，而 則由 1翻為 0，這是負(fù)跳變，該負(fù)跳變信號(hào)使相鄰高位觸發(fā)器狀態(tài)翻轉(zhuǎn)，從而實(shí)現(xiàn)了 10 － 1＝ 01，即實(shí)現(xiàn)了借位。 Q 異步二進(jìn)制減法計(jì)數(shù)器 計(jì)數(shù)器 65 圖 4位異步二進(jìn)制減法計(jì)數(shù)器 計(jì)數(shù)器 66 圖 1020是 4位同步二進(jìn)制加法計(jì)數(shù)器邏輯圖。 從圖中可見(jiàn)， 4個(gè)觸發(fā)器的時(shí)鐘端都接收同一個(gè)時(shí)鐘脈沖（輸入計(jì)數(shù)脈沖），因此各觸發(fā)器的翻轉(zhuǎn)動(dòng)作將同時(shí)進(jìn)行，所以稱同步計(jì)數(shù)器。然而在計(jì)數(shù)脈沖下降沿時(shí)刻，各觸發(fā)器狀態(tài)是翻轉(zhuǎn)、保持、置 0、置 1則取決于各自 J、 K端狀態(tài)。 同步二進(jìn)制計(jì)數(shù)器 計(jì)數(shù)器 67 圖 同步二進(jìn)制計(jì)數(shù)器 計(jì)數(shù)器 68 計(jì)數(shù)器 69 十進(jìn)制計(jì)數(shù)器是每輸入 10個(gè)計(jì)數(shù)脈沖，狀態(tài)就循環(huán)一次的計(jì)數(shù)器。十進(jìn)制加法計(jì)數(shù)器也有同步、異步兩種不同工作方式。下面介紹同步十進(jìn)制加法計(jì)數(shù)器。 對(duì)于 8421BCD碼而言，當(dāng)計(jì)數(shù)脈沖從第 1到第 9依次輸入時(shí)，計(jì)數(shù)器狀態(tài)應(yīng)從 0001變到 1001，這與二進(jìn)制加法計(jì)數(shù)器完全相同。而當(dāng)?shù)?10個(gè)計(jì)數(shù)脈沖輸入時(shí)，計(jì)數(shù)器應(yīng)恢復(fù)到初始狀態(tài) 0000，并向前產(chǎn)生一個(gè)進(jìn)位脈沖?？梢?jiàn)，十進(jìn)制加法計(jì)數(shù)器與四位二進(jìn)制加法計(jì)數(shù)器的主要區(qū)別就在于要清除 6種多余狀態(tài)。十進(jìn)制計(jì)數(shù)器電路就是在四位二進(jìn)制計(jì)數(shù)器的基礎(chǔ)上，加上適當(dāng)?shù)姆答伩刂齐娐?，使得?10個(gè)計(jì)數(shù)脈沖到來(lái)時(shí)，計(jì)數(shù)器跳過(guò)多余的狀態(tài)，返回到初始狀態(tài)，并產(chǎn)生進(jìn)位脈沖。 同步十進(jìn)制計(jì)數(shù)器 計(jì)數(shù)器 70 圖 8421BCD碼同步十進(jìn)制加法計(jì)數(shù)器邏輯圖。由圖可見(jiàn)，計(jì)數(shù)脈沖同時(shí)加到各觸發(fā)器 CP端，因而是同步計(jì)數(shù)器。 圖 1021 同步十制加法計(jì)數(shù)器 計(jì)數(shù)器 71 計(jì)數(shù)器 72 計(jì)數(shù)器 73 計(jì)數(shù)器 74 圖 計(jì)數(shù)器 75 圖 1022 十進(jìn)制加法計(jì)數(shù)器波形圖 計(jì)數(shù)器 76 在日常生活中，常采用十進(jìn)制，除此之外，還有二進(jìn)制、八進(jìn)制、十六進(jìn)制等。數(shù)字電路中主要應(yīng)用二進(jìn)制。二進(jìn)制數(shù)基數(shù)為 2，只有 0和 1兩個(gè)數(shù)字符號(hào)，計(jì)數(shù)規(guī)律是 “ 逢二進(jìn)一 ” ，在數(shù)字電路中，它不但可以表示數(shù)，而且還可以表示特定的邏輯事件， 8421碼是用四位二進(jìn)制代碼代表 0～ 9十個(gè)十進(jìn)制數(shù)字，它與二進(jìn)制數(shù)本質(zhì)是不同的。 三種基本邏輯運(yùn)算與、或、非是邏輯運(yùn)算的基礎(chǔ)，由它們可以組合成一系列復(fù)合邏輯運(yùn)算，如與非、或非、與或非等。 小 結(jié) 小 結(jié) 77 門(mén)電路是數(shù)字電路系統(tǒng)的最基本單元，不同的門(mén)電路具有不同的邏輯功能。最基本的是 “ 與 ” 、 “ 或 ” 、“ 非 ” 三種，由這三種基本門(mén)電路的不同組合可構(gòu)成多種復(fù)合門(mén)。 TTL電路具有工作速度高、帶負(fù)載能力強(qiáng)、抗干擾性能好等特點(diǎn)，常用的 TTL門(mén)電路有反相器、與非門(mén)、或非門(mén)等。 觸發(fā)器同門(mén)電路一樣也是構(gòu)成數(shù)字電路的最基本的邏輯單元電路，它的基本特征是：輸入信號(hào)觸發(fā)使其處于 0或 1兩種穩(wěn)態(tài)之一，輸入信號(hào)去掉后該狀態(tài)能一直保留下來(lái)，直到再輸入信號(hào)后狀態(tài)才可能變化，故稱觸發(fā)器是有記憶功能的單元電路。 RS觸發(fā)器具有置 置 0、保持的邏輯功能。 JK觸發(fā)器具有置 0、置 保持、計(jì)數(shù)的邏輯功能。 D觸發(fā)器具有置 0、置 1的邏輯功能。 小 結(jié) 78 計(jì)數(shù)器用來(lái)對(duì)脈沖進(jìn)行計(jì)數(shù)，按計(jì)數(shù)方式有加法和減法兩類(lèi)，常用的有二進(jìn)制、十進(jìn)制計(jì)數(shù)器。目前集成計(jì)數(shù)器品種多、功能全、價(jià)格低廉，得到廣泛的應(yīng)用。 小 結(jié)