【正文】 ns tPHL 輸出端高電平到低電平轉(zhuǎn)換的傳輸延遲時(shí)間 10 15 ns 2． 74LS系列的邏輯電平和噪聲容限 3． 74LS系列門的扇出 扇出是連接到一個(gè)門輸出端的同類門輸入端個(gè)數(shù)。 74LS系列門的輸入電流 IILmax= mA， 74LS系列門的輸入電流 IIHmax=20 uA， IOLmax是保證輸出電壓小于 VOLmax，該電流值為 8 mA。 IOHmax是保證輸出電壓大于 VOHmin，該電流值為 mA。 由前述參數(shù)，可以計(jì)算出低電平扇出等于8 mA/ mA=20，高電平扇出等于 mA/ 20 uA=20。 4． 74LS系列門的輸出特性曲線 （ 1）輸入特性曲線 當(dāng) V1小于 1 V時(shí)， Q2與 Q5都截止， D1導(dǎo)通，電流 ，若 RS=0，則電流為最大值 ，該電流又稱為輸入短路電流。隨著 RS的增加， IRS不斷減小。 當(dāng) V1大于 V時(shí)， Q2與 Q5發(fā)射結(jié)都導(dǎo)通， D1不導(dǎo)通，電流 IRS為二極管 D1的反向飽和電流，因此很小。 當(dāng) V1從 1 V向 V變化時(shí)， Q2與 Q5發(fā)射結(jié)從截止向?qū)ㄗ兓?D1從導(dǎo)通向截止變化，所以電流 IRS從大向小變化，且變化快。 C C D 1RS1SVVIRR???C C D 1RS1VVI R??（ 2）拉電流負(fù)載曲線 圖 357所示的是 74LS00門輸出高電平 VOH與輸出電流 IOH之間的關(guān)系曲線。 （ 3）灌電流負(fù)載曲線 圖 358所示的是 74LS00門的灌電流負(fù)載曲線 圖 357 74LS00門的拉電流負(fù)載曲線 圖 358 74LS00門的灌電流負(fù)載曲線 5． 74LS系列芯片的靜態(tài)功率損耗 輸出高電平與輸出低電平時(shí)的門電路電源電流是不同的，如圖 359所示的是靜態(tài)電源電流測(cè)量連接圖。 若是假設(shè)占空比為 50%，則平均電源電流為： CCH CCLCC 2III ??靜態(tài)平均功耗為 D CC CCP V I? 常用 74TTL系列門電路 參數(shù)分類 說 明 符號(hào) 74S 74LS 74AS 74ALS 74F 74標(biāo)準(zhǔn) 可辨認(rèn)的輸入電壓 低電平輸入電壓（ V） VILmax 高電平輸入電壓（ V） VIHmin 輸出電壓 低電平輸出電壓（ V） VOLmax 高電平輸出電壓（ V） VOHmin 輸入電流 低電平輸入電流（ mA） IILmax 高電平輸入電流（ mA） IIHmax 50 20 20 20 20 40 輸出電流 高電平輸出電流（ mA） IOHmax 1000 400 2022 400 1000 400 低電平輸出電流（ mA） IOLmax 20 8 20 8 20 16 傳輸延遲 輸出低電平到高電平的傳輸延遲時(shí)間（ ns） tPLHmax 7 15 11 5 22 輸出高電平到低電平的傳輸延遲時(shí)間（ ns） tPHLmax 8 15 4 8 15 每門功耗（ mW） 19 2 8 4 10 常用 74TTL系列門電路 標(biāo)準(zhǔn) TTL高態(tài)單位負(fù)載（ . Unit Load）為 40 uA；標(biāo)準(zhǔn) TTL低態(tài)單位負(fù)載為 mA。 所有 TTL電路的輸入輸出負(fù)載能力，都可以折算成標(biāo)準(zhǔn)單位負(fù)載。例如， 74LS00的高電平輸入電流為 20 uA，則稱為20 uA/40 uA= .；而低電平輸入電流為 mA，則稱為 mA/ mA= .。 又例如， 74LS00的高電平輸出電流為 400 uA，則稱為400 uA/40 uA=10 .；而低電平輸出電流為 8 mA，則稱為8 mA/ mA=5 .。 在數(shù)字電路設(shè)計(jì)中使用不同系列的芯片 1．常用數(shù)字電路的邏輯電平 2． 各電壓系列連接表 被驅(qū)動(dòng)側(cè)的邏輯電平分類 5 V TTL 5 V COMS V TTL V CMOS V CMOS 驅(qū)動(dòng)門的邏輯電平分類 5 V TTL 可以 不可以 可以 * 可以 * 可以 * 5 V COMS 可以 可以 可以 * 可以 * 可以 * V TTL 可以 不可以 可以 可以 * 可以 * V CMOS 可以 不可以 可以 可以 可以 * V CMOS 不可以 不可以 不可以 不可以 可以 注：星號(hào)“ *”表示被驅(qū)動(dòng)電路的輸入端必須忍受驅(qū)動(dòng)端的 VOH信號(hào) 3．硬件互連中考慮的問題 （ 1） 噪聲容限 各系列之間互連的原則是保證噪聲容限不是負(fù)值，就是： VNL=VILmax VOLmax0和 VNH=VOHmin VIHmin0。 （ 2） 驅(qū)動(dòng)問題 驅(qū)動(dòng)邏輯門時(shí)，應(yīng)該保證最大驅(qū)動(dòng)電流情況下的輸出邏輯電平，否則就不能保證噪聲容限為正值。 （ 3） 能忍受 驅(qū)動(dòng)側(cè)輸出電壓的輸入端 當(dāng)驅(qū)動(dòng)側(cè)的電源電壓高于被驅(qū)動(dòng)側(cè)的電源電壓，則應(yīng)該注意被驅(qū)動(dòng)側(cè)的輸入端是否能夠忍受驅(qū)動(dòng)側(cè)的高電平。 4．使用 電平移動(dòng)芯片 互連不同邏輯電平芯片 當(dāng)驅(qū)動(dòng)側(cè)與被驅(qū)動(dòng)側(cè)的邏輯電平不兼容時(shí)，可以使用具有開漏（ OD）輸出或是集電極開路（ OC）輸出功能的電平轉(zhuǎn)換門。 電平轉(zhuǎn)換的原理如圖 361所示。 5．使用 上拉電阻提升 TTL電路 高電平 當(dāng) TTL門驅(qū)動(dòng) 5 V電壓 CMOS門時(shí)，由于 TTL門的輸出高電平不能滿足CMOS門高電平的需求，使噪聲容限為負(fù)值，因此需要提升 TTL門的輸出高電平?？梢圆捎脠D 362所示的電路 . 6．采用 電阻分壓 的方法連接不同邏輯電平的門電路 為滿足被驅(qū)動(dòng)側(cè)輸入端高低電平，有如下表達(dá)式： D O H m i n2 R I H m i n12V RVRR ???其中， VDOHmin是驅(qū)動(dòng)側(cè)最小輸出高電平， VRIHmin是被驅(qū)動(dòng)側(cè)最小輸入高電平。 若是只用 R1電阻，為使流過保護(hù)二極管的電流不超過極限值，則有下式： D O H m a x C C 2 D K I K m a x1()V V V IR?? ?VCC2是被驅(qū)動(dòng)側(cè)的電源電壓， VDK是輸入保護(hù)二極管的管壓降， IIkmax為輸入保護(hù)二極管的極限電流， VDOHmax是驅(qū)動(dòng)側(cè)最大輸出高電平。 正確使用門電路 1．直流電源 芯片內(nèi)部的 4個(gè)與非門的電源與地線分別與封裝的電源與地線引腳連接。即使只使用該芯片內(nèi)部的一個(gè)門，其他 3個(gè)門也是耗電的。 實(shí)際使用中特別應(yīng)該注意不能將電源接反，因?yàn)榻臃措娫春苋菀讚p壞芯片 。 CMOS4000B系列門的工作電源電壓可在 3～ 18 V之間 2．功率損耗 TTL系列門的功耗受工作頻率的影響較小，只要從器件手冊(cè)上獲取輸出高、低電平電源電流，若是假設(shè)輸出高、低電平的時(shí)間各為一半，則可以計(jì)算出平均電源電流，進(jìn)而計(jì)算出平均功耗 CMOS器件靜態(tài)電流 ICC很小 動(dòng)態(tài)功耗是頻率的函數(shù)， 若是在負(fù)載情況下，則還應(yīng)該考慮負(fù)載電容的影響 CMOS門的功耗是內(nèi)部功耗 PT、所有負(fù)載功耗 PL與靜態(tài)功耗之和。 2T P D C CP C V f?2L L C CP C V f?3．引腳互連問題 有源輸出引腳是不能直接連接在一起的 OC與 OD門的輸出可以直接連接在一起 三態(tài)門的輸出可以在使能端分時(shí)控制之下連接在一起 同一個(gè)芯片幾個(gè)同類電路輸出并接起來增加驅(qū)動(dòng)能力 前級(jí)門輸出電壓不能過高，否則輸入保護(hù)二極管會(huì)因正向偏置而引起大電流。 若是門電路輸入端連線過長(zhǎng)，也應(yīng)該串聯(lián)保護(hù)電阻，避免感應(yīng)電勢(shì)損壞門電路輸入端的保護(hù)二極管。 4．不使用輸入端的處理 （ 1） CMOS門電路 因?yàn)?CMOS電路的輸入端具有高的輸入阻抗，非常容易受到各種噪聲的干擾，所以不需要的輸入端不能 懸空 ，而要根據(jù)門電路的邏輯功能連接到適當(dāng)?shù)碾娖? （ 2） TTL電路 對(duì)于 TTL電路，不使用的輸入端可以根據(jù)需要拉向高電平或低電平。 由于 TTL電路的輸入電流較大，所以在選擇上拉或下拉電阻時(shí)，需要注意電阻阻值的計(jì)算。特別是在低電平時(shí)，電阻阻值不能太大，太大就不能將輸入端拉向低電平了。 74LS門的不用輸入引腳也可以直接連接 VCC，因?yàn)檩斎胍_的極限電壓為 7 V。 TTL電路中不使用的輸入端與使用的輸入端連接在一起使用，會(huì)增加附加電容與功耗。 5．電流尖峰和去耦電容 當(dāng) CMOS門的輸出由高變低或是由低變高時(shí)，產(chǎn)生很大的電流尖峰。 為去掉尖峰的脈沖，需要在電路板上安裝去耦電容，每平方英寸或每個(gè)芯片一個(gè)電容，安裝位置離芯片的電源和地線越近越好。 6．使用 CMOS門的注意事項(xiàng) （ 1）防止靜電的影響 靜電放電（ ESD， electrostatic discharge）可以損壞CMOS電路，這是因?yàn)?MOS管具有非常高的輸入阻抗。 （ 2）自鎖 自鎖現(xiàn)象是由 CMOS門電路中的寄生三極管產(chǎn)生的晶閘管效應(yīng)產(chǎn)生的，當(dāng)自鎖發(fā)生時(shí)可以使 CMOS門電路中流過相當(dāng)?shù)碾娏?，以致?lián)p壞 CMOS門。 當(dāng)輸入電壓高于電源電壓 VCC或低于地線電平時(shí)，就會(huì)觸發(fā)寄生三極管形成的晶閘管，當(dāng)晶閘管導(dǎo)通時(shí)使電源和地線短路，產(chǎn)生大的電流流過 CMOS門電路。一旦發(fā)生自鎖，只有一個(gè)方法解除自鎖，就是斷開電源。 數(shù)字電路的封裝 雙列直插（ DIP）形式的數(shù)字電路封裝如圖 366所示。 采用表面焊接技術(shù)的數(shù)字電路封裝是表面貼封裝（ SMD），如圖 367所示。