【正文】 采用表面焊接技術(shù)的數(shù)字電路封裝是表面貼封裝（ SMD），如圖 367所示。一旦發(fā)生自鎖，只有一個(gè)方法解除自鎖，就是斷開電源。 （ 2）自鎖 自鎖現(xiàn)象是由 CMOS門電路中的寄生三極管產(chǎn)生的晶閘管效應(yīng)產(chǎn)生的，當(dāng)自鎖發(fā)生時(shí)可以使 CMOS門電路中流過(guò)相當(dāng)?shù)碾娏鳎灾聯(lián)p壞 CMOS門。 為去掉尖峰的脈沖，需要在電路板上安裝去耦電容，每平方英寸或每個(gè)芯片一個(gè)電容，安裝位置離芯片的電源和地線越近越好。 TTL電路中不使用的輸入端與使用的輸入端連接在一起使用，會(huì)增加附加電容與功耗。特別是在低電平時(shí)，電阻阻值不能太大，太大就不能將輸入端拉向低電平了。 4．不使用輸入端的處理 （ 1） CMOS門電路 因?yàn)?CMOS電路的輸入端具有高的輸入阻抗，非常容易受到各種噪聲的干擾，所以不需要的輸入端不能 懸空 ，而要根據(jù)門電路的邏輯功能連接到適當(dāng)?shù)碾娖? （ 2） TTL電路 對(duì)于 TTL電路，不使用的輸入端可以根據(jù)需要拉向高電平或低電平。 2T P D C CP C V f?2L L C CP C V f?3．引腳互連問(wèn)題 有源輸出引腳是不能直接連接在一起的 OC與 OD門的輸出可以直接連接在一起 三態(tài)門的輸出可以在使能端分時(shí)控制之下連接在一起 同一個(gè)芯片幾個(gè)同類電路輸出并接起來(lái)增加驅(qū)動(dòng)能力 前級(jí)門輸出電壓不能過(guò)高，否則輸入保護(hù)二極管會(huì)因正向偏置而引起大電流。 實(shí)際使用中特別應(yīng)該注意不能將電源接反，因?yàn)榻臃措娫春苋菀讚p壞芯片 。 正確使用門電路 1．直流電源 芯片內(nèi)部的 4個(gè)與非門的電源與地線分別與封裝的電源與地線引腳連接。可以采用圖 362所示的電路 . 6．采用 電阻分壓 的方法連接不同邏輯電平的門電路 為滿足被驅(qū)動(dòng)側(cè)輸入端高低電平，有如下表達(dá)式： D O H m i n2 R I H m i n12V RVRR ???其中， VDOHmin是驅(qū)動(dòng)側(cè)最小輸出高電平， VRIHmin是被驅(qū)動(dòng)側(cè)最小輸入高電平。 電平轉(zhuǎn)換的原理如圖 361所示。 （ 3） 能忍受 驅(qū)動(dòng)側(cè)輸出電壓的輸入端 當(dāng)驅(qū)動(dòng)側(cè)的電源電壓高于被驅(qū)動(dòng)側(cè)的電源電壓，則應(yīng)該注意被驅(qū)動(dòng)側(cè)的輸入端是否能夠忍受驅(qū)動(dòng)側(cè)的高電平。 在數(shù)字電路設(shè)計(jì)中使用不同系列的芯片 1．常用數(shù)字電路的邏輯電平 2． 各電壓系列連接表 被驅(qū)動(dòng)側(cè)的邏輯電平分類 5 V TTL 5 V COMS V TTL V CMOS V CMOS 驅(qū)動(dòng)門的邏輯電平分類 5 V TTL 可以 不可以 可以 * 可以 * 可以 * 5 V COMS 可以 可以 可以 * 可以 * 可以 * V TTL 可以 不可以 可以 可以 * 可以 * V CMOS 可以 不可以 可以 可以 可以 * V CMOS 不可以 不可以 不可以 不可以 可以 注：星號(hào)“ *”表示被驅(qū)動(dòng)電路的輸入端必須忍受驅(qū)動(dòng)端的 VOH信號(hào) 3．硬件互連中考慮的問(wèn)題 （ 1） 噪聲容限 各系列之間互連的原則是保證噪聲容限不是負(fù)值，就是： VNL=VILmax VOLmax0和 VNH=VOHmin VIHmin0。例如， 74LS00的高電平輸入電流為 20 uA，則稱為20 uA/40 uA= .；而低電平輸入電流為 mA，則稱為 mA/ mA= .。 若是假設(shè)占空比為 50%，則平均電源電流為： CCH CCLCC 2III ??靜態(tài)平均功耗為 D CC CCP V I? 常用 74TTL系列門電路 參數(shù)分類 說(shuō) 明 符號(hào) 74S 74LS 74AS 74ALS 74F 74標(biāo)準(zhǔn) 可辨認(rèn)的輸入電壓 低電平輸入電壓（ V） VILmax 高電平輸入電壓（ V） VIHmin 輸出電壓 低電平輸出電壓（ V） VOLmax 高電平輸出電壓（ V） VOHmin 輸入電流 低電平輸入電流（ mA） IILmax 高電平輸入電流（ mA） IIHmax 50 20 20 20 20 40 輸出電流 高電平輸出電流（ mA） IOHmax 1000 400 2022 400 1000 400 低電平輸出電流（ mA） IOLmax 20 8 20 8 20 16 傳輸延遲 輸出低電平到高電平的傳輸延遲時(shí)間（ ns） tPLHmax 7 15 11 5 22 輸出高電平到低電平的傳輸延遲時(shí)間（ ns） tPHLmax 8 15 4 8 15 每門功耗（ mW） 19 2 8 4 10 常用 74TTL系列門電路 標(biāo)準(zhǔn) TTL高態(tài)單位負(fù)載（ . Unit Load）為 40 uA；標(biāo)準(zhǔn) TTL低態(tài)單位負(fù)載為 mA。 C C D 1RS1SVVIRR???C C D 1RS1VVI R??（ 2）拉電流負(fù)載曲線 圖 357所示的是 74LS00門輸出高電平 VOH與輸出電流 IOH之間的關(guān)系曲線。 當(dāng) V1大于 V時(shí)， Q2與 Q5發(fā)射結(jié)都導(dǎo)通， D1不導(dǎo)通，電流 IRS為二極管 D1的反向飽和電流，因此很小。 4． 74LS系列門的輸出特性曲線 （ 1）輸入特性曲線 當(dāng) V1小于 1 V時(shí)， Q2與 Q5都截止， D1導(dǎo)通，電流 ，若 RS=0，則電流為最大值 ，該電流又稱為輸入短路電流。 IOHmax是保證輸出電壓大于 VOHmin，該電流值為 mA。 符號(hào) 參 數(shù) 數(shù)值 單位 VCC 電源電壓 7 V VI 直流輸入電壓 7 V （ 2）推薦工作條件 符號(hào) 參 數(shù) 最小數(shù)值 典型數(shù)值 最大數(shù)值 單位 VCC 電源電壓 5 V VIH 直流輸入高電平 2 V VIL 直流輸入低電平 V IOH 高電平輸出電流 ? mA IOL 低電平輸出電流 8 mA TA 環(huán)境溫度 0 70 ℃ （ 3） 靜態(tài)電特性 符號(hào) 參 數(shù) 實(shí)驗(yàn)條件（環(huán)境溫度為 25℃ ） 最小 典型 最大 單位 VIk 輸入鉗位電壓 ?18 mA ? V VOH 高電平輸出電壓 VCC最小， IOH最大（ ? mA），VIL最大 V VOL 低電平輸出電壓 VCC最小， IOL最大（ 8 mA）， VIH最小 V 4 mA V II 輸入電流 7 V mA 符號(hào) 參 數(shù) 實(shí)驗(yàn)條件（環(huán)境溫度為 25℃ ） 最小 典型 最大 單位 IIH 高電平輸入電流 V 20 ?A IIL 低電平輸入電流 V ? mA IOS 短路電流 VCC最大，短路時(shí)間 1 s ?20 ?100 mA ICCH 高電平電源電流 0 mA ICCL 低電平電源電流 V mA （ 4） 開關(guān)特性 符 號(hào) 參 數(shù) CL=15 pF， RL=2 k? 單 位 典 型 最 大 tPLH 輸出端低電平到高電平轉(zhuǎn)換的傳輸延遲時(shí)間 9 15 ns tPHL 輸出端高電平到低電平轉(zhuǎn)換的傳輸延遲時(shí)間 10 15 ns 2． 74LS系列的邏輯電平和噪聲容限 3． 74LS系列門的扇出 扇出是連接到一個(gè)門輸出端的同類門輸入端個(gè)數(shù)。 3．傳輸特性 74LS00的典型傳輸特性如圖 353所示。 d）輸出低電平電壓的估算。 在 mA負(fù)載時(shí)，若忽略 R2電阻上的電壓降，則輸出高電平應(yīng)該等于電源電壓 5V減去兩個(gè)發(fā)射結(jié)壓降，為 V左右；但是考慮電源電壓為最低（ V），同時(shí)還有 mA拉電流負(fù)載的情況，則輸出電壓會(huì)比 V低很多，但是無(wú)論如何比 V高。 該電路采用肖特基勢(shì)壘二極管構(gòu)成與非門，目的也是消除多發(fā)射極三極管的電荷存儲(chǔ)效應(yīng)。 在輸出端 Y從低電平轉(zhuǎn)換為高電平時(shí)，當(dāng) Q2由導(dǎo)通轉(zhuǎn)為截止瞬間， Q6仍然處于導(dǎo)通狀態(tài)，使 Q5的基極與地線之間有低阻通道， Q5基極電位瞬時(shí)為低，使 Q5快速由導(dǎo)通轉(zhuǎn)為截止。由于 Q2導(dǎo)通，使 Q3基極電位太低，使 Q3和 Q4處于截止?fàn)顟B(tài)。 b）輸入端兩個(gè)信號(hào)都是高電平情況。 由于輸入端中有一個(gè)或兩個(gè)信號(hào)是低電平（ V），則 V2B點(diǎn)的電位等于輸入低電平的最大值 V加肖特基二極管的正向壓降 V，等于 V。 （ 3）輸出極 輸出級(jí)采用推挽 （ Pushpull） 輸出結(jié)構(gòu) ， （ 4）有源泄放電路 有源泄放電路由三極管 Q6組成，作用是使 Q5管從飽和狀態(tài)快速進(jìn)入截止?fàn)顟B(tài)。 （ 1）二極管與門保護(hù)電路 二極管 D1A、 D1B和電阻R1組成二極管與門。 四 2輸入與非門 74LS00芯片中一個(gè)門的電路如圖 352所示。 圖 351（ a）所示的是一般的三極管在飽和時(shí)的各個(gè)極間的電位差，它的基極與集電極之間的電位差為 V； 而圖 351（ b）所示的肖特基二極管鉗位的三極管基極與集電極之間的電位差是 V。 肖特基三極管 是在三極管的基極和集電極之間并聯(lián)一個(gè)肖特基二極管，如圖 350（ a）所示。 集電極開路門可以實(shí)現(xiàn)線與邏輯，其電阻的計(jì)算原則是： 4．或非門 典型的兩輸入端或非門電路如圖 348所示。 2． TTL與非門 7400 2輸入 TTL與非門 7400電路結(jié)構(gòu)如圖 346所示，電路結(jié)構(gòu)與 TTL非門基本相同，只是輸入管 Q1改成了 多發(fā)射極三極管。通常 CD段中點(diǎn)對(duì)應(yīng)的輸