【正文】 及集成邏輯門數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門第二章 基本邏輯運(yùn)算及集成邏輯門 可見(jiàn)該電路在輸入端全部懸空時(shí)， V4截止， V5飽和。故其輸出電壓 UO為： ?? UO=UCES5≈??? 可見(jiàn)輸入端全部懸空和輸入端全部接高電平時(shí)，該電路的工作狀態(tài)完全相同。所以， TTL電路的某輸入端懸空，可以等效地看作該端接入了邏輯高電平。實(shí)際電路中，懸空易引入干擾，故對(duì)不用的輸入端一般不懸空， 應(yīng)作相應(yīng)的處理。 ?確梨麓獅殊帳確俱恨做付孩帖變異慌銑次凈粹埂蝴巧惰瑩沈外捌酌靶兒格數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門第二章 基本邏輯運(yùn)算及集成邏輯門 (4) 一個(gè)輸入端通過(guò)電阻 RE接地，其它輸入端接高電平。 設(shè) V1的發(fā)射極 A通過(guò) RE接地，其它輸入端均接高電平，如圖 2 14所示。在 +UCC的作用下，接 RE的發(fā)射結(jié)必然導(dǎo)通，在 RE上形成電壓 UEA。 RE越大，其壓降 UEA越大。實(shí)驗(yàn)測(cè)知，只要 RE≤ kΩ，其端電壓就相當(dāng)于邏輯低電平。使與非門輸出高電平，即與非門處于關(guān)門狀態(tài)。只要RE≥2kΩ，則其端電壓 UEA達(dá)到 V，此時(shí) V1管的基極電位 UB1=UBE1? +UEA=+= V，從而使 V5導(dǎo)通， V4截止，與非門輸出低電平，即與非門處于開門狀態(tài)。由于V1管的基極電位 UB1不可能高于 V，因此，不管 RE的阻值有多大，其端電壓最高為 V。該電壓值雖然與高電平()相差甚遠(yuǎn)，但其效果相當(dāng)于在該端接入了高電平。澇是掉君嘔痛旨良蝦央渡獅楓檸黑偶掀疲舞繩剔剿蛛棱皺條慈它迂溉科眺數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門第二章 基本邏輯運(yùn)算及集成邏輯門 圖 2 – 14 一個(gè)輸入端接電阻 問(wèn)樂(lè)頹膜紳誠(chéng)炒辭豁壩攢紡套擋拼染漲擻抉衷高汗匠俞渺抵勘艾工爺豪蒙數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門第二章 基本邏輯運(yùn)算及集成邏輯門 當(dāng)與非門的某一輸入端通過(guò)電阻 RE接參考地 (其它輸入端接高電平 )時(shí)，為使與非門可靠地工作在關(guān)門狀態(tài)， RE?所允許的最大阻值叫該與非門的關(guān)門電阻，記作 ROFF。為使與非門可靠地工作在開門狀態(tài)， RE所允許的最小阻值叫該與非門的開門電阻，記作 RON。由上述分析可知，典型TTL與非門的 ROFF= kΩ， RON=2kΩ。考慮到不同類型的TTL與非門，其內(nèi)部結(jié)構(gòu)及元件參數(shù)會(huì)有所不同，故它們的ROFF及 RON也會(huì)有所差異。所以，在工程技術(shù)中， TTL與非門的 ROFF和 RON分別取值為 kΩ和 2 kΩ。 ? 綜合上述，當(dāng) TTL與非門的某一輸入端通過(guò)電阻 R接地時(shí)，若 R≤，則該端相當(dāng)于輸入邏輯低電平；若 R≥2 kΩ，則該端相當(dāng)于輸入邏輯高電平。 硅漆鬧鄙姨椒絕斃趟嚏菠砧孔煥阻或鳳爸沙扶毋眺驗(yàn)尉桌另懾境鴦圾燴隸數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門第二章 基本邏輯運(yùn)算及集成邏輯門 TTL與非門主要參數(shù)（ 1）輸出高電平 UOH：與非門至少一個(gè)輸入端接低電平時(shí)的輸出電壓。產(chǎn)品規(guī)范值 UOH=~，標(biāo)準(zhǔn)高電平 UOH＝ 3V。 輸出低電平 UOL：與非門的輸入全為高電平時(shí)的輸出電壓。產(chǎn)品規(guī)范值 UOL=0~，標(biāo)準(zhǔn)低電平 UOL＝ 。（ 2）開門電平 UON：保證與非門輸出標(biāo)準(zhǔn)低電平時(shí)，允許輸入的高電平的最小值。它表示使與非門進(jìn)入開門狀態(tài)的最小輸入電平。一般 TTL門電路的 UON≈~。 關(guān)門電平 UOFF：保證與非門輸出標(biāo)準(zhǔn)高電平的 90%()時(shí)，允許輸入的低電平的最大值。即 UOFF是為使與非門進(jìn)入關(guān)門狀態(tài)所需要輸入的最高電平。一般 TTL門電路的 UOFF≈~1V。 TTL與非門主要參數(shù)吠燦醞倚弘桌肌攢懸杰咎顧罵惋愿權(quán)亨兔痰姥鳴硼巍翌愚淳卷隋官波亭洽數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門第二章 基本邏輯運(yùn)算及集成邏輯門 TTL門電路的輸出高低電平不是一個(gè)值，而是一個(gè)范圍。（ 3）噪聲容限 UNH和 UNL：同樣，它的輸入高低電平也有一個(gè)范圍，即它的輸入信號(hào)允許一定的容差，稱為噪聲容限。 在保證與非門輸出低電平的前提條件下，允許疊加在輸入高電平上的最大負(fù)向干擾電壓，稱之為高電平噪聲容限 。 UNH=UIHUON== 在保證與非門輸出高電平的前提條件下，允許疊加在輸入低電平上的最大正向干擾電壓，稱之為低電平噪聲容限 。UNL=UOFFUIL==鄂齒輝再祁等耘頌囑展到吞住但悼嗡居筍遠(yuǎn)帕托窩屎旭再碉晨蔭鈍屎漓路數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門第二章 基本邏輯運(yùn)算及集成邏輯門 （ 4）平均傳輸延遲時(shí)間 tpd：導(dǎo)通延遲時(shí)間 tPHL—— 從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)所經(jīng)歷的時(shí)間。一般 TTL與非門傳輸延遲時(shí)間 tpd的值為幾納秒～十幾個(gè)納秒。截止延遲時(shí)間 tPLH—— 從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。與非門的傳輸延遲時(shí)間 tpd： 冊(cè)材田佩舉泡拼箱飯岡幅荊薯思腔曾斃慢甘錠財(cái)攣卸見(jiàn)養(yǎng)朝撒鮑激挑蹈定數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門第二章 基本邏輯運(yùn)算及集成邏輯門 （ 5）空載功耗：輸出端不接負(fù)載時(shí)，門電路消耗的功率。靜態(tài)功耗是門電路的輸出狀態(tài)不變時(shí)，門電路消耗的功率。其中：截止功耗 POFF是門輸出高電平時(shí)消耗的功率；導(dǎo)通功耗 PON是門輸出低電平時(shí)消耗的功率。 PON POFF（ 6）功耗延遲積 M：平均延遲時(shí)間 tpd和空載導(dǎo)通功耗PON的乘積。 M= PON tpd素釬晚溺喘渺賣干膩螺歌江鋁時(shí)禿偵蠱洗篩涪量蓖欄墑謝廄涎喻禾橋獨(dú)別數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門第二章 基本邏輯運(yùn)算及集成邏輯門 （ 7）輸入短路電流 (低電平輸入電流 )IIS：與非門的一個(gè)輸入端直接接地或接低電平（其它輸入端懸空）時(shí)，由該輸入端流向參考地的電流。約為。 輸入漏電流 (高電平輸入電流 )IIH：與非門的一個(gè)輸入端接高電平（其它輸入端懸空）時(shí)，流入該輸入端的電流。一般為幾十微安。封僻嘗瞎氖閣舔痰痰臼右版捏氈暑藥淮哄俗屆毛恿箕鈣湍所漬粥隧拼糙柔數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門第二章 基本邏輯運(yùn)算及集成邏輯門 （ 8）最大灌電流 IOLmax：在保證與非門輸出標(biāo)準(zhǔn)低電平的前提下，允許流進(jìn)輸出端的最大電流，約幾十毫安。 最大拉電流 IOHmax ：在保證與非門輸出標(biāo)準(zhǔn)高電平并且不出現(xiàn)過(guò)功耗的前提下，允許流出輸出端的最大電流，約幾毫安。乾茄驅(qū)默以株賒烈試良調(diào)淬嘿斌礙腕拇偽淚需抑采砂?？Ｅ逊九呓壓荽鍞?shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門第二章 基本邏輯運(yùn)算及集成邏輯門 （ 9）扇入系數(shù) NI：指門電路的輸入端數(shù)。 NI≤5，不超過(guò) 8 （ 10）扇出系數(shù) NO：在保證門電路輸出正確的邏輯電平和不出現(xiàn)過(guò)功耗的前提下，其輸出端允許連接的同類門的輸入端數(shù)。它表示門電路的帶負(fù)載能力。一般 NO≥8，功率驅(qū)動(dòng)門的 NO可達(dá) 25。 （ 11）最小負(fù)載電阻 RLmin：為保證門電路輸出正確的邏輯電平，在其輸出端允許接入的最小電阻（或最小等效電阻）。 一般 RLmin= =200Ω楔蝗庸待瓦林亦博啤寧嵌順施兌李寫呂燒盂但栽我育欣斜六但抵咯戊池器數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門第二章 基本邏輯運(yùn)算及集成邏輯門 在門的輸出端接上負(fù)載電阻 RL后，只要 RL的阻值不趨近于零，對(duì)于輸出低電平幾乎無(wú)影響。但 RL阻值太小， 會(huì)使門電路無(wú)法輸出正確的高電平。因?yàn)榕c非門處于關(guān)門狀態(tài)時(shí)，應(yīng)當(dāng)輸出高電平，此時(shí)流經(jīng) RL的電流 IRL的實(shí)際方向是由門的輸出端經(jīng) RL流向參考地，如圖 216所示。圖 216 接入 RL輸出 UOH的情況 葉囪毖輻優(yōu)償擄監(jiān)活談框猜乏鵝銥熬嘴瘦壹患淄茶癌炊唯藕泳毗剁箭狡蒼數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門數(shù)字電子技術(shù)第二章. 基本邏輯運(yùn)算及集成邏輯門第二章 基本邏輯運(yùn)算及集成邏輯門 圖 216 接入 RL輸出 UOH的情況 鵑糙泥旋湃呼暇將爭(zhēng)標(biāo)湘拎殲矛準(zhǔn)腫裂扛斃酞涸吞