【正文】 ）液晶顯示器。電致發(fā)光將是一個實際效用。顯示材料可以有改變安排根據級別的電壓或電流的數額。根據安排，傳輸速率的變化。我們可以控制的亮度顯示面板，以及黑/白顯示屏是實施這一方法。多彩色顯示面板是實施安排的RGB （紅色，綠色和藍色）彩色濾光片。彩色矩形小組提供的行和列直接電壓直接。電壓。差異的兩個直接電壓是驅動電壓的像素。這種方法被稱為多路處理。 LCD驅動器集成電路和用品產生的電壓水平。本文提出了一種260的K 彩色液晶單芯片驅動模塊組成的柵極驅動器和源驅動。產生的柵極驅動器的驅動電壓欄方向和共同的電壓。圖1顯示的TFT陣列如何建造。的柵極驅動電壓分為兩類：選擇一級和非選擇的水平。這些水平的電壓是由每個小組的特點。當一個門線被選中，源驅動器集成電路的電壓水平，數據的價值的解碼存儲的數據。不同的電壓門的選擇級別和資金來源的數據顯示級別確定材料的安排。目前，具有較高的色彩解析度，嵌入式記憶體容量需要更大的LCD驅動器集成電路。擁有更大的存儲容量，金屬線從邏輯部分記憶需要更長的時間。正因為如此，嵌入式圖形內存處理模塊，嵌入式圖形內存控制塊中的邏輯，和時間控制塊中的嵌入式圖形內存就變得更加重要，在設計嵌入式圖形記憶體。內部控制塊中的嵌入式圖形記憶體特別重要的是在交流表征。耗電量合并內存也成為一個非常重要的問題。較高的分辨率和更大的面板，一個更大嵌入式內存的大小是必要的。正因為如此，縮小內存大小是一個主要因素芯片大小的驅動器IC 。由于這些因素，結構的嵌入式記憶體，提高了8晶體管SRAM架構，采用了6晶體管SRAM的架構。本文第二部分介紹了架構的圖形驅動IC 。第三部分討論的結構8transistor/6transitor嵌入式圖形SRAM和建筑缺陷的寫/讀/掃描方法在6晶體管結構。第四節(jié)中，低功耗掃描方法在6晶體管結構的建議。在本章中，另一低功耗瀏覽方法。在第五章的實施樣本比較耗電。圖1 TFT單芯片驅動器IC圖2．驅動器IC的結構一般來說，驅動IC組成的一個邏輯部分，模擬部分，內存的一部分。模擬部分組成的LCD驅動器，數碼制作轉換器，分壓器和振蕩器。振蕩電路產生的時鐘顯示。轉換器電路的數碼制作接收時鐘產生和產生的最高/最低電壓水平。該分壓器電路之間鴻溝的最高和最低水平。司機塊供應各種電壓小組。圖1是一個框圖實施26萬的TFT單芯片集成電路。在26萬的TFT單芯片集成電路組成的一個邏輯，合并后的記憶體，振蕩器，一個數碼制作轉換塊，源/柵極驅動塊和一個共同的電壓生成塊。邏輯部分組成的一個微控制器接口模塊，內存處理塊，和定時控制模塊。該微控制器接口塊之間的接口的驅動器IC和外部微控制器。內存處理塊解碼信號接收中的微控制器接口和生成的內存地址。該電阻陣列包含在灰階發(fā)電機。驅動IC的實施有三種類型的調整：梯度調整，調整的幅度，并罰款調整。時間控制模塊生成一個信號，控制面板。塊的柵極驅動器驅動器門開/關一級電壓（VGH / VGOF ） 。電壓產生的每一個塊連續(xù)生成每個電壓。 （圖2 ） 。在TFT面板必須有一個電容器的存儲空間。駕駛方法是兩型每電容器連接名為電容器儲存在TFT面板（科技委）的門和科技的共同。嵌入式內存是一樣的正常的記憶。此外，嵌入式記憶體的運作已進入整個位細胞中的X 地址。輸出數據從內存轉移到源驅動。源驅動器驅動器小組的電壓水平，這是解讀的訪問數據。有一次，門驅動電路選擇一個在線的小組。下一次，柵極驅動電路的選擇的下一行，以及嵌入式存儲器傳輸整個位細胞在未來的X地址。柵極驅動電路的選擇下一個柱線。與此訪問過程中，一條線的液晶面板的顯示方式。圖2電壓發(fā)生器序列圖3擬議的芯片模塊3．圖形存儲器結構嵌入式圖形SRAM是有點組成的單元核心區(qū)塊的I / O及預充電塊，控制模塊，掃描線解碼塊，一個字線解碼座掃描鎖塊，和幾個緩沖塊。該位核心區(qū)塊商店顯示數據。的I / O及預充電塊控制充放電的比特/ bit線。掃描/字線解碼塊控制字行細胞位核心區(qū)塊。這個區(qū)塊存取存儲的數據和數據存儲等。該掃描鎖存塊不掃描業(yè)務。該控制模塊接收外部寫/讀/掃描使信號處理產生的邏輯塊的一部分和再生的RAM內部信號。在收到原產地信號傳輸經過長期的金屬線的長度不同的金屬線。正因為如此，收件啟用的信號，最左邊的文字行區(qū)塊可以有時間上的差距的最恰當的一個詞線塊。斜坡的外部信號，通過長期的金屬線是低和驅動門的斜面信號消耗更多的電力。如果信號的來源是使用改進的I / O塊和Word線座的運作記憶體是不穩(wěn)定的。由于這種不穩(wěn)定的，因為更高的存儲記憶是嵌入式，再生的時間就變得更加重要。再生信號能夠進入作業(yè)時比特/ bit線是完全穩(wěn)定。該控制模塊具有自動檢測電路，可檢測的比特/ bit穩(wěn)定的時間。在8晶體管圖形的SRAM架構，讀/寫操作是一樣的正常的SRAM 。然而，葉細胞有兩個額外的晶體管，它直接連接到存儲的路徑。由于另外兩個晶體管連接到獨立的存儲單元的比特/ bit線， 2晶體管可獨立訪問存儲的數據。額外的晶體管不同的訪問路徑可以訪問存儲的數據，即使寫/讀操作。由于8晶體管具有獨立的掃描操作，內存訪問邏輯的嵌入式圖形存儲器很簡單。然而，由于另外2晶體管，芯片尺寸大于6晶體管圖形的SRAM 。在一個單一液晶驅動IC和低分辨率多彩色STN驅動程序，嵌入式圖形存儲器大小不是主要的完整芯片。由于小組變得更大和決議越來越高，規(guī)模的嵌入式圖形存儲器成為占主導地位的驅動器IC 。由于這一點，目前， 6晶體管SRAM的嵌入式圖形中使用65分之256 k/260 k彩色驅動IC 。圖4 8序列掃描和6序列掃描的比較在6晶體管圖形存儲器，增加2晶體管被刪除。在掃描操作是一樣的讀操作，但選擇葉細胞是一整列行一列。由于掃描運作6晶體管SRAM的圖形使用比特/ bit線，當寫/讀操作過程中，掃描作業(yè)是禁止的。內存訪問必須控制邏輯塊寫/讀時間和掃描時間。掃描使信號必須蒙面和持續(xù)時間，掩蓋的是寫作的時間。在寫作時，必須處理塊轉讓的書面講話中的RAM 。當面具時間被刪除，掃描信號的傳輸和處理的掃描必須移交。合乎邏輯的時間可以是一個關鍵時刻，違反和可能會導致多余的信號。在掃描操作，額外的檢測放大器經營和比特/ bit線出院。正因為如此， 6晶體管架構下的電力消耗。4．圖形存儲器結構在一般的圖形存儲器，功率消耗的寫操作是忽視。隨著能力的圖形SRAM和面板尺寸變得更大，耗電量圖形SRAM塊的重要問題，驅動器IC 。由于這一功率消耗，有必要縮短圖形存儲器內部過渡時間。通常情況下，信號的外部邏輯塊有很長的時間內，因為時間利潤率。嵌入式圖形存儲器接收外部信號并重新生成優(yōu)化的時間信號，這是一個選擇的時間更短的字線比正常選擇時間。優(yōu)化的時間是一個決定時，讀/寫操作是穩(wěn)定的。這意味著，比特/ bit有足夠的電壓水平的差距。如果比特/ bit差距高，能耗高，內存操作是穩(wěn)定的。如果比特/ bit差距低，能耗低，內存操作很可能是不穩(wěn)定的。這種方法是有效的降低能耗，因為開放的道路時，從比特/ bit葉細胞的縮短。這種方法可用于掃描作業(yè)。這種方法還可以減少的時候，感應放大器操作和Word線選擇。在掃描操作6晶體管SRAM的嵌入式圖形，耗電量大于8晶體管圖形的SRAM ，因為柱方向連接位/ bit細胞完全充電/放電。該計劃的再生時間是必要的，嵌入式圖形6晶體管內存。通常情況下，所產生的時鐘由內部振蕩器決定掃描時鐘和頻率的掃描時鐘決定顯示幀頻。由于幀頻率為數十赫茲，通常這是一個低得多的頻率比書面頻率移動圖片，如果收件和掃描信號同時發(fā)生，掃描信號必須蒙面的書面信號。圖5描述了掩蔽作業(yè)時，掃描信號和書面信號同時出現。寫入/讀地址和掃描地址都是獨立的和所提供的掩蔽信號。雖然掃描信號蒙面，寫入信號應用于圖形存儲器。其他掃描信號，除第一次掃描信號，獲得相同的數據作為第一掃描數據。這種方法效率不高，因此，我們建議刪除多余的掃描操作[ 11 ] 。這種方法可以減少多余的切換掃描信號，可以推導出了功率消耗多余的切換。在本文中，我們目前更先進的方法省電。案件1 [圖]是，使掃描過程中產生的信號的線路運營。第一個輸入檢測電路決定的第一個信號，然后輸入信號首先讓行動積極。在稍后舉行的輸入信號是在等待電路。然后，第一次作業(yè)完成后，信息的信號，完成的操作中會產生內存。信息信號讓持有信號是積極的。的情況下運作是兩種類型。該case1是，收件使信號首先投入。案件2的是，掃描使信號首先投入。如果兩個信號同時出現，寫入信號首先啟動。這種方法可以刪除多余的操作，可發(fā)生在內存訪問.圖5 掃描信號屏蔽方法圖6擬議框圖5．實驗裝置圖7是一個照片260的K 彩色小的TFT單芯片LCD驅動器集成電路。該集成電路的組成與來源渠道的TFT與396部分的產出和薄膜晶體管柵極通道272產出。該芯片大小為19970 3170 。中心部分是內存塊和塊左側的內存塊是嵌入式圖形內存塊。因為金屬線從邏輯記憶很長，進入時機是非常重要的。提出的訪問方法可以刪除運行中的異常造成的長期金屬拖延。圖7 一個芯片的TFT驅動器的照片圖該振蕩電路位于內存塊之間的柵極驅動器塊?；叶葔K位于左側部分的邏輯塊。源驅動塊位于上述每個內存宏塊。四季度雙方都包裹墊。嵌入式圖形646272位內存塊分為3大區(qū)塊，因為高度的降低芯片和金屬拖延。優(yōu)化的高度和長度是一個重要的因素在一些凈死。每個宏觀內存塊可以選擇的選擇信號時，讀/寫信號提供。這種方法降低了內存訪問能力。掃描操作系統(tǒng)可以同時執(zhí)行。和每個存儲區(qū)塊有時間控制生成塊。時間控制生成塊重新生成寫/讀/掃描信號，寫/讀/掃描信號的邏輯。重新生成寫/讀/掃描信號可以減少電力消耗的內存中。測試完成了調Q標簽手工測試板。，表1描述了消耗電流僅為邏輯部分的寫作時間，顯示有關。在過去的芯片，耗電量一點一毫安在4MHz 。在提出的芯片。 79 ％的能量消耗的上一季度減少在提交芯片。寫作和掃描測試是通過一本手冊局的PC接口。注銷時間是在4我們提供的，這是最低的時鐘在PC 。能夠在一次掃描時間，寫作的最低總認輸是2 ， 8模塊測試環(huán)境?；拘盘柈a生在PC和高速信號中會產生一個FPGA板。圖8 模塊顯示6．結論第一種方法是再生時間的方法，可以接收信號的獲取外部邏輯和再生的最佳時間。這種方法可以適用于嵌入式圖形存儲器。第二種方法消除了一些多余的掃描信號。這種方法消除了一些多余的通道，可用于在一個邏輯塊。 V電源。耗電量是衡量一個正常顯示。該模塊是有效的手持設備。