基于fpga的fsk調(diào)制解調(diào)-資料下載頁
2025-01-16 13:42本頁面
【正文】 擇Other Files中的Vector Weaveform File項，單擊OK按鈕，即出現(xiàn)波形文件編輯窗口。②設置仿真時間區(qū)域。對于時序仿真測試來說，將仿真時間設置在一個合理的時間區(qū)域內(nèi)是十分必要的，通常設置的時間區(qū)域?qū)⒁暰唧w的設計項目而定。設計中整個仿真時間區(qū)域設為6us、時間軸周期為40ns，其設置步驟是在Edit菜單中選擇End Time，在彈出的窗口中Time處填入6，單位選擇us，同理在Gride Size中Time period輸入40ns，單擊OK按鈕，設置結束。③ 輸入工程信號節(jié)點選擇View菜單中的Utility Windows項的Node Finder，在此對話框Filter項中選擇Pins:allamp。Registers:Postfitting，然后單擊List按鈕，于是在下方的Nodes Found窗口中出現(xiàn)設計中的PL_FSK2工程的所有端口的引腳名。用鼠標將時鐘信號節(jié)點clk、start、x、y、q、m和xx分別拖到波形編輯窗口，如圖13所示，此后關閉Nodes Found窗口即可。圖13 FSK解調(diào)波形編輯器輸入信號窗口④設計信號波形。單擊圖13左側(cè)的全屏顯示按鈕，使之全屏顯示，并單擊放大縮小按鈕，再用鼠標在波形編輯窗口單擊（右擊為放大，左擊為縮?。?，使仿真坐標處于適當位置。單擊圖13窗口的時鐘信號clk使之變成藍色條，再單擊右鍵，選擇Value設置中的Count Value項，設置clk為連續(xù)變化的二進制值，初始值為“0”。單擊start使之變成藍色，再單擊右鍵，選擇Value設置中的Forcing High項，使start變成高電平信號。單擊x使之變成藍色，再單擊右左側(cè)Waveform Editing按鈕，把x變成高低電平連續(xù)變化信號。⑤ 文件存盤選擇File中的Save as項。⑥所有設置完成后，即可啟動仿真器Processing︱Start Simulation直到出現(xiàn)Simulation was successful，仿真結束。仿真波形輸出文件FSKJT Simulation Report將自動彈出如圖14所示。注意，Quartus II的仿真波形文件中，波形編輯文件（*.vwf）與波形仿真報告輸出文件（Simulation Report）是分開的，而Maxplus II的激勵波形編輯文件與波形仿真報告輸出文件是合二為一的。圖14 FSK解調(diào)VHDL程序仿真全圖圖15 FSK解調(diào)VHDL程序仿真局部放大圖二、FSK調(diào)制電路FSK調(diào)制電路如圖16所示：圖16 FSK解調(diào)電路圖Quartus II可實現(xiàn)硬件描述語言或網(wǎng)表文件（VHDL、Verilog、BDF、TDF、EDIF、VQM）對應的RTL電路圖的生成。其方法為：選擇Tools︱RTL Viewer，可以打開PL_FSK2工程個層次的RTL電路圖，雙擊圖形中有關模塊，或選擇左側(cè)各項，可了解個層次的電路結構，如圖16所示。FPGA課程設計——結論5 結 論 傳統(tǒng)的FSK調(diào)制解調(diào)方式都是采用硬件電路實現(xiàn)，電路復雜、調(diào)試不便。文中采用硬件描述語占設計的基于FPGA調(diào)制解調(diào)器，設計靈活、修改方便，有效地縮小了系統(tǒng)的體積，增加了可靠性，同時系統(tǒng)采用VHDL語言進行設計，具有良好的可移植性及產(chǎn)品升級的系統(tǒng)性；由于使用FPGA芯片，可隨時在線更改邏輯設計及有關參數(shù)，充分體現(xiàn)現(xiàn)場可編程器件的優(yōu)越性。本次設計，由于數(shù)字調(diào)制技術與FPGA的結合，使得通信系統(tǒng)的性能得到了迅速的提高。通過FSK系統(tǒng)調(diào)制與解調(diào)建模，以Quartus II ，基于VHDL語言，達到了預期的仿真結果。通過本次設計，了解了頻移鍵控數(shù)字通信系統(tǒng)的用途及工作原理，熟悉了FSK基于VHDL語言的設計步驟，提高了繪圖能力，鍛煉了設計實踐和語言組織能力，培養(yǎng)了自己獨立設計能力。但由于個人的能力有限，設計還存在不足。本次畢業(yè)設計是對專業(yè)基礎知識一次實際檢驗和鞏固，同時也是走向工作崗位前的一次熱身。FPGA課程設計——參考文獻6 參 考 文 獻[1] （第五版）.北京：國防工業(yè)出版社，2001[2] . 北京：國防工業(yè)出版社，2006 [3] 蘇青,：清華大學出版社，2007[4] ：電子工業(yè)出版社，2005[5] . 北京：北京航空航天大學出版社,1998[6] 段吉海,黃智偉. 基于CPLD/：電子工業(yè)出版社,2004.[7] ：高等教育出版社,2002 [8] . 北京：清華大學出版社,1997[9] 潘松,：[10] 張文艷,陳立強,程方,2004(4):1921[11] [M].上海：復旦大學出版社，1997.[12] [M].：清華大學出版社.[13] 劉愛榮，王振成. EDA技術與CPLD/：清華大學出版社，2007
研究報告相關推薦
鄂ICP備17016276號-1