[工學]集成電路設(shè)計eda工具實驗指導書20xx春季-資料下載頁
2025-01-16 07:15本頁面
【正文】 時做其他任務(wù)是很有用的。“Load Report Automatically”（自動加載報告）按鈕可以在DRC作業(yè)完成的時候自動調(diào)出DRC的結(jié)果。如果沒有開啟這一功能，用戶可以在DRC作業(yè)完成的時候，通過點擊VerifyLoad Report來查看DRC結(jié)果。8. Ztermldc表格出現(xiàn)。 關(guān)閉Zterm。2 瀏覽檢查DRC違規(guī)1. 如果Load Report Automatically選項沒有開啟，點擊VerifyLoad Report來調(diào)出DRC違規(guī)報告。注意，DRC結(jié)果文件“”保存在用戶自定義的工作路徑中。這種情況下，文件保存在“/student06”目錄下。確認File Type（文件類型）是Zeni Veri，然后點擊OK鍵，確認加載DRC錯誤。如下圖：2. LMB點擊ToolsBrowse Marker，出現(xiàn)Browse Marker表格。3. 表格被分為兩半。左半部分列出了驗證工具，也就是說，Zeni可以調(diào)用其他EDA驗證工具的DRC結(jié)果，比如Dracula，Calibre和Hercules。右半部分列出了所有的DRC違規(guī)，用驗證工具列出在左側(cè)。這種情況下，只有一個DRC違規(guī)。4. 對于用戶來說，將Browse Marker表格移至屏幕的右下角，將可以瀏覽整個版圖的完整界面而不被阻擋。5. LMB點擊DRC違規(guī)“EXT MET1 LT OUTPUT err901”，相應(yīng)的DRC錯誤就以白色標記的方式顯示在版圖編輯窗口中。如下圖所示?，F(xiàn)在，在這個版圖中。因此，用戶需要通過移動mpoly單元和m1m2單元的引用塊陣列來拉大間距。 。6. 保存版圖，重新運行DRC，可以發(fā)現(xiàn)，DRC結(jié)果中，沒有DRC違規(guī)的報告了。在這部分中，我們學會了使用ZeniDRC工具來運行DRC檢查，顯示和檢查DRC找到的版圖錯誤。三、實驗報告熟悉ZENI工具平臺熟悉DRC工藝文件命令、查看檢測結(jié)果并修改心得體會及其其他實驗五 LVS版圖原理圖一致性檢查一、實驗?zāi)康陌鎴D對原理圖驗證（LayoutVersusSchematic, LVS）用于將在原理圖中提取和仿真的電路和在版圖中提取的電路進行對比。二、 實驗內(nèi)容及步驟 INV版圖檢查Zeni工具首先在版圖中進行電路提取。版圖首先被檢查，然后器件的結(jié)構(gòu)和相互間的連接關(guān)系就被定義出來。據(jù)此，就產(chǎn)生了代表版圖中電路的網(wǎng)表。第二個網(wǎng)表是由原理圖產(chǎn)生的。如果這兩個網(wǎng)表在進行對比的時候有任何差異，Zeni工具將會檢查并顯示出來，進行錯誤的修改。將利用交互式LVS進行反相器版圖和原理圖間的同構(gòu)比較。同時，采用LVS DebuggerLDX進行查找和顯示LVS錯誤。1. 進入工作目錄2. dm amp。3. 出現(xiàn)ZDM窗口。4. 在ZDM窗口中，從左到右依次點擊：INV1inv1layout（雙擊打開版圖界面）5. 打開原理圖界面“”。6. LMB點擊OptionsExport FormatNetlist. 將選項“Ground As 0”關(guān)閉，并且打開“Global Net Support”。關(guān)閉“Flat Netlist”。如下圖所示。7. OK確認表格。8. LMB點擊ToolsExport Netlist。如下圖，將出現(xiàn)的表格填好。9. OK鍵確認表格。cdl網(wǎng)表就在一個文本編輯窗口中創(chuàng)建了。關(guān)閉該窗口。通過用戶界面運行LVS10. 打開界面“”。（跳過這一步，如果該頁面已經(jīng)被開啟了）11. LMB點擊OptionsGeneric mand，將VerifyWorking Path中的路徑修改為“/tmp”或使用“Browse”來設(shè)置為你需要的任意路徑(一般會設(shè)置你的當前的工作路徑 home/icxx /student06）。如下圖所示：12. OK確認選項表格。13. LMB點擊VerifyLayout Verification，出現(xiàn)Layout Verification表格。14. 在Tool下拉菜單中選擇Zeni Veri。15. 將Command file用“$Zeniinstallpath/demo/tutorial/INV_demo/”填寫，其中，$Zeniinstallpath是Zeni的安裝路徑(路徑同。16. 可以點擊編輯鍵來瀏覽和修改命令文件。17. 開啟“Custom Opertations”。18. 在LVS選項卡中分別鍵入“inv”和“/tmp/”。如下圖所示。19. OK鍵確認表格。20. Ztermldc表格如下圖所示21. 在表格末尾，可以發(fā)現(xiàn)類似下圖的文本，意味著兩個網(wǎng)表是同構(gòu)的。22. 如果有錯誤。查看錯誤 LMB點擊VerifyLVS Debugger。出現(xiàn)LDX表格，在Error File ,點擊Load。如果有錯誤，錯誤就會顯示出來。 用MMB分別點擊“Schematic Node”（原理圖節(jié)點）和Layout Node中的節(jié)點“5”，出現(xiàn)一個激活菜單，選擇菜單中的“Show Node”（顯示節(jié)點），于是兩個從原理圖界面和版圖界面中提取的拓樸結(jié)構(gòu)示意圖就出現(xiàn)了，如下圖所示左側(cè)的拓樸結(jié)構(gòu)圖是從原理圖中提取出來的，右側(cè)的另一個結(jié)構(gòu)圖是從版圖中提取出來的。對比這兩個圖形，可以清楚的看出來，右側(cè)結(jié)構(gòu)圖中缺失了一個NMOS，因為連接PMOS和NMOS的柵的連線缺失了。 出現(xiàn)錯誤也可以在原理圖和版圖中顯示，用MMB分別點擊Schematic Node和Layout Node中的節(jié)點5，選擇激活菜單中的“Show Error”，原理圖界面和版圖界面就將自動打開，每個界面上都有錯誤標記。三、 實驗報告 熟悉工藝文件命令 zeni 平臺上檢查版圖正確性 心得體會及其他33
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1