【正文】 pwm。end process。process(p1,q1)beginif p1’event and p1=’1’ thens1=’0’。end if。if q1=14 then s1=’1’。end if。end process。process(clkin)beginif clkin’event and clkin=’1’ thenif s1=’0’ thenif q1=14 then q1=0。 else q1=q1+1。 end if。else q1=0。 end if。end if。 end process。process(p2,q2)beginif p2’event and p2=’1’ thens2=’0’。end if。if q2=14 then s2=’1’。end if。end process。process(clkin)beginif clkin’event and clkin=’1’ thenif s2=’0’ thenif q2=14 then q2=0。 else q2=q2+1。 end if。else q2=0。end if。PH=p1 and s1。PL=p2 and s2。end if。end process。end 28ehave。死區(qū)控制程序算法說明此程序定義了六個信號量（q1,q2,p1,p2,s1,s2），五個并發(fā)進程。第一個進程分別將pwm和pwm的反相賦給信號p1和p2，把p1和p2作為第二個和第四個進程的敏感信號。第二個進程，當(dāng)p1信號的上升沿（也即pwm的上升沿）到來時，將0賦給信號s1，然后當(dāng)信號q1的值大于等于14的時候，將1賦給s1。Q1在第三個進程中完成一個循環(huán)。第三個進程，是讓第二個進程中的敏感信號q1完成自加循環(huán)。第四個進程與第一個進程相似，當(dāng)p2信號的上升沿（也即pwm的下降沿）到來時，將0賦給s2，然后當(dāng)信號q2的值大于等于14的時候，將1賦給s2。第五個進程與第三個進程相似，是讓第四個進程中的敏感信號q2完成自加循環(huán)。這五個進程是并發(fā)進程，進程之間靠信號來傳遞信息。最后，將信號s1和信號p1（即pwm）相與，得出的結(jié)果賦給PH。將信號s2和信號p2（即pwm的反相）相與，得出的結(jié)果賦給PL。圖413中，apwm11,apwm12,apwm13,apwm14是A相第一級的四路調(diào)制波形。由觀察可以看出，同橋臂的兩路調(diào)制波不存在同時為1的時刻（即兩開關(guān)器件不會同時導(dǎo)通）。說明上述程序完成了死區(qū)控制的功能。圖413 死區(qū)控制單元仿真結(jié)果 正弦調(diào)制波的幅頻控制 設(shè)計中6個正弦ROM起始數(shù)據(jù)不同（初始相位不同），但6個正弦波的頻率與幅值是同步變化的，由載波比Mf和調(diào)制度Ma決定。由DDS原理知，正弦波輸出頻率與ROM地址累加器的計數(shù)脈沖頻率fclk成正比，而fclk隨載波比Mf變化。例如Mf=10時，時鐘信號經(jīng)過頻率控制字單元后fclk=15KHz，讀出300個周期波形數(shù)據(jù)需20ms，即正弦波頻率為50Hz；Mf=5時，時鐘信號經(jīng)過頻率控制字單元后fclk=30KHz，即正弦波頻率為100Hz；系統(tǒng)初始化時Mf=10，即正弦調(diào)制波頻率為50Hz 。而正弦調(diào)制波大小由Ma決定，每個正弦ROM輸出的數(shù)據(jù)首先經(jīng)過幅度控制字單元，根據(jù)Ma改變正、反調(diào)制波的幅度。系統(tǒng)初始化時Ma=，即正弦調(diào)制波幅值為1。 單相仿真下圖為A相的20路調(diào)制波的波形輸出仿真圖。圖414 A相20路調(diào)制波形輸出仿真圖圖414是A相調(diào)制脈沖的輸出波形，其中apwm11apwm54分別是輸出的20路波形，沒路波形的名字中第一個數(shù)字指的是第幾級H橋，第二個數(shù)字指的是H橋中的第幾個開關(guān)，例如apwm23指的是第二個H橋的第三個（即右上角的那個）開關(guān)。如將每一級H橋中的第一路輸出波形單獨仿真，則可看出相位依次延遲的效果。由圖中任一路輸出波形可以看出SPWM調(diào)制波形的效果。即兩頭的脈寬小，中間的脈寬大。圖415 每一級H橋的左上角開關(guān)控制波形仿真 三相集成 B相、C相的設(shè)計 前面，我們已經(jīng)完成了A相的設(shè)計。B相、C相與A相的主要區(qū)別集中在正弦波的數(shù)據(jù)上。B相相對A相延遲了120o，而C相相對B相又延遲了120o。將A相中數(shù)據(jù)延遲100個數(shù)據(jù)即得B相數(shù)據(jù)，在將B相數(shù)據(jù)延遲100個數(shù)據(jù)即得C相數(shù)據(jù)。 A相正相正弦波數(shù)據(jù)B相正相正弦波數(shù)據(jù)C相正相正弦波數(shù)據(jù)故此將A相中正弦波ROM表中的數(shù)據(jù)進行調(diào)整即可完成B相、C相的設(shè)計。 頂層設(shè)計完成三相獨立的設(shè)計后，將三相分別模塊化，置之于本工程的器件庫中，這樣就可以在頂層進行設(shè)計。圖416 A、B、C三相的模塊為了保持每一相的SPWM輸出嚴(yán)格同步，將時鐘分頻模塊提到頂層設(shè)計中。即三相使用同一個時鐘輸入。同樣參數(shù)控制模塊也應(yīng)提到頂層設(shè)計中。出于通用性和靈活性的考慮，電平數(shù)N、調(diào)制度Ma、載波比Mf可由用戶設(shè)置。設(shè)計最大電平數(shù)N為11，每相提供20路SPWM輸出可驅(qū)動5個級聯(lián)H型全橋逆變單元，N11時，H橋級聯(lián)數(shù)和三角載波個數(shù)按(N1)/2減少，SPWM輸出端口相應(yīng)變?yōu)?(N1)，而(N1)/2個三角載波的相移則通過地址初值計算單元來修改三角波ROM的起始地址。調(diào)制度Ma可改變SPWM脈沖占空比，對級聯(lián)型變換器輸出電壓的電平數(shù)、幅值大小、諧波含量等均有一定影響。、通過幅度控制字單元來相應(yīng)改變正、反調(diào)制波的幅度。 載波比Mf反映著級聯(lián)變換器輸出電壓的頻率特性，設(shè)計中三角載波頻率（500Hz）保持不變，可通過頻率控制字單元計算調(diào)整正、反調(diào)制波的頻率值。 實驗調(diào)試 在完成了軟件的部分的設(shè)計后，下面要把程序下載到實驗板子里，聯(lián)合硬件進行最終的調(diào)試。 實驗平臺本實驗采用GW48PK2S型EDA/SOPC實驗開發(fā)系統(tǒng)。圖417 GW48PK2S型EDA/SOPC型實驗箱采用實驗箱的電路模式五。圖418 實驗箱模式五的外部連接圖圖419 實驗箱的FPGA芯片引腳號與引腳名稱的對照圖根據(jù)圖418和圖419即可完成輸出引腳的鎖定。 調(diào)試工具調(diào)試采用QuartusII 軟件自帶的SignalTapII（即嵌入式邏輯分析儀）工具進行。嵌入式邏輯分析儀是將硬件測試手段和傳統(tǒng)的軟件系統(tǒng)測試方法相結(jié)合的一種高效測試手段。它可以隨設(shè)計文件一并下載于目標(biāo)芯片中，用以捕捉目標(biāo)芯片內(nèi)部系統(tǒng)信號節(jié)點處的信息或總線上的數(shù)據(jù)流，而又不影響原硬件系統(tǒng)上的正常工作。在實際監(jiān)測中，SignalTapII將測得的樣本信號暫存于目標(biāo)器件中的嵌入式RAM（如M4K）中，通過器件的Jtag端口將采樣的信息傳出，送入計算機進行顯示和分析。下面簡要說明一下SignalTapII的配置過程。1）打開編輯窗口：點擊File菜單下的New選項，在New窗口中選擇Other Files，其中有SignalTapII File項，單機OK，出現(xiàn)編輯窗口，如圖420。2）調(diào)入待測信號：先單擊上排的Instance欄內(nèi)的auto_signaltap_0,更改此名為cps。在下欄的空白處雙擊，即彈出Node Finder窗口，單擊List按鈕，即在左側(cè)出現(xiàn)此工程相關(guān)的所有信號。選擇需要觀察的信號，單擊OK。3）SignalTapII參數(shù)配置：單擊窗口左下角的Setup選項卡，首先輸入邏輯分析儀的工作時鐘clock，單擊clock欄右側(cè)的“…”按鈕，出現(xiàn)Node Finder窗口，選擇工程的主頻時鐘信號clk作為邏輯分析儀的采樣時鐘，然后根據(jù)需要選擇采樣深度。然后選擇觸發(fā)信號，本測試過程均采用復(fù)位信號的下降沿作為觸發(fā)信號。4）文件存盤：選擇File→Save as命令，將其命名，單擊保存，將出現(xiàn)提示“Do you want to enable SignalTapII…”點擊“是”，再次進行編譯將此SignalTapII文件與工程cps捆綁在一起綜合/適配，以便一同被下載到FPGA芯片中去完成實時測試任務(wù)。由于嵌入式邏輯分析儀只是用作工程的測試用途，并不是工程的一部分，當(dāng)完成測試后，將其刪除。圖420 SignalTapII的配置窗口 相關(guān)測試本節(jié)是利用嵌入式邏輯分析儀對本設(shè)計模塊的幾個重要功能的測試。1）A相比較器功能測試根據(jù)需要將所需的輸出鎖定到相應(yīng)的引腳。圖421 A相比較器的功能調(diào)試結(jié)果sin_1[0..7]是正弦波數(shù)據(jù)的八位二進制形式，圖中將這八位數(shù)據(jù)組合成十進制形式，并采用unsigned line chart顯示出來。由圖可以看出正弦波的形狀。Tril1是A相第一個三角波ROM表中數(shù)據(jù)的仿真圖。下面五項是五路輸出。其中spwm1就是由上面的正弦波和三角波數(shù)據(jù)比較得到的。當(dāng)正弦波數(shù)據(jù)大于三角波數(shù)據(jù)時，spwm1為1，當(dāng)正弦波數(shù)據(jù)小于三角波數(shù)據(jù)時，spwm1為0。由于FPGA片內(nèi)的RAM容量有限，不能將五路三角波都用分析儀顯示來，故此只輸出了下面四路的波形。 2）死區(qū)控制功能的測試 圖422 死區(qū)控制功能的調(diào)試結(jié)果圖將A相的輸出鎖定到相應(yīng)的引腳后下載到板子里，讀取硬件的輸出顯示到計算機上。如圖422所示，同橋臂的兩路調(diào)制波沒有同時為高電平的時刻。3）對逆變器最終輸出結(jié)果的模擬測試 由理論分析可知，將多路調(diào)制波型進行簡單的相或，即可得到與逆變器輸出波形相似的正弦波。故此，為了模擬出逆變器的輸出結(jié)果，現(xiàn)在設(shè)計中加入一個加法器的模塊。 該模塊將單相中每級的第一路和第四路調(diào)制波相加，然后減去第二路和第三路調(diào)制波相加之和，所得結(jié)果用十進制形式輸出，即可得逆變器輸出波形的相似正弦波。library ieee 。use 。use 。use 。entity add_10 isport(clkin:in std_logic。 m1,m2,m3,m4,m5,m6,m7,m8,m9,m10:in std_logic。 result:out std_logic_vector(3downto 0))。end add_10。architecture jfq of add_10 is 圖423加法器模塊signal q: integer range 0 to 15。signal s1,s2,s3,s4,s5,s6,s7,s8,s9,s10:integer range 0 to 2。begin process(clkin)begin if clkin’event and clkin=’0’ then s1=conv_integer(m1)。 s2=conv_integer(m2)。 s3=conv_integer(m3)。 s4=conv_integer(m4)。 s5=conv_integer(m5)。 s6=conv_integer(m6)。 s7=conv_integer(m7)。 s8=conv_integer(m8)。 s9=conv_integer(m9)。 s10=conv_integer(m10)。end if。end process。process(clkin)beginif clkin’event and clkin=’1’ thenq=s1+s2+s3+s4+s5+s6+s7+s8+s9+s10。end if。result=conv_std_logic_vector(q,4)。end process。end jfq。完成模塊的編譯后，將此模塊的輸出鎖定到相應(yīng)的引腳，下載到板子上，得到如圖424的輸出結(jié)果。圖424 逆變器單相輸出結(jié)果的模擬測試圖┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊結(jié)論 本文首先對載波移相PWM調(diào)制方法的輸出諧波特性進行了深入的分析，得出相關(guān)結(jié)論：即載波相移SPWM技術(shù)可在較低的開關(guān)頻率下實現(xiàn)較高開關(guān)頻率的效果，并且采用單極倍頻CPSSPWM 技術(shù)的級聯(lián)逆變器的輸出低次諧波消除得更“干凈”，諧波特性更好。 然后設(shè)計了基于FPGA的多路SPWM波形發(fā)生器，它可方便的產(chǎn)生60路SPWM調(diào)制波形，并且調(diào)制度、載波比可以任意設(shè)定。由于采用了優(yōu)化的設(shè)計思想，使得整個系統(tǒng)結(jié)構(gòu)緊湊、占用資源少。最后的調(diào)試與仿真結(jié)果證明了設(shè)計的正確性。致謝本文和設(shè)計是在我的指導(dǎo)教師武衛(wèi)華老師的悉心指導(dǎo)和熱心幫助下完成的。武老師學(xué)識淵博，善于運用相關(guān)學(xué)科的知識分析、研究、解決本學(xué)科領(lǐng)域的問題，從她那里我學(xué)到了求學(xué)要一絲不茍，精益求精。武老師治學(xué)嚴(yán)謹(jǐn)，善于培養(yǎng)學(xué)生分析問題、解決問題的能力，從她那里我不僅學(xué)到了許多專業(yè)知識和技能，而且還學(xué)到了她為人師表的精神和嚴(yán)謹(jǐn)?shù)墓ぷ髯黠L(fēng)，以及對研究工作一絲不茍的態(tài)度。在此謹(jǐn)向武老師在學(xué)術(shù)上的教誨和指導(dǎo)致以崇高的敬意和衷心的感謝。在做畢業(yè)設(shè)計期間，同時得到很多同學(xué)的幫助，他們對我的設(shè)計提出了許多寶貴意見，在此深表感謝。參考文獻[1] 王兆安，[M].北京：機械工業(yè)出版社，2009.[2] [M].北京：機械工業(yè)出版社,2007.[3] 余威，江友華，張小群，[J].繼電器，2006，34（14）：5861[4] 侯世英，萬江，[J].電力自動化設(shè)備，2007，27（9）：6770[5] 朱凌，劉濤，魯志平，[J].華北電力大學(xué)學(xué)報，2004，31（5）：2125[6] 黃華，楊振宇，倪喜軍，[J].電力系統(tǒng)保護與控制，2008，36（17）：6266[7] 王成元，常國祥，郭雨梅，[J].電力電子技術(shù)，2007，41（5）：2628[8] 王碧芳，宮金武，[J].電力系統(tǒng)自動化，2006，30（7）：7375 [9] McGrath B P,Holmes D Comparison of Multicarrier PWM Straregies for Cascaded and Neutral Point Clamped Multilevel Inverters[A].IEEE 31st Annual of Power Electronics Specialists Conference,PESC’2000[C].2000(2):674679[10] Qianzhi Zhou，Jianwei Lin，YanFei Liu. ChopperCycloconverters forEnergy Saving in Motor Control共 38 頁 第 39 頁