【導(dǎo)讀】哈爾濱工業(yè)大學(xué)微電子中心。硬件描述語言VHDL及其應(yīng)用。哈工大微電子中心。帶著實(shí)際課題學(xué)習(xí)，多提問題，一起分析、討論。年代名稱硬件特征。版圖驗(yàn)證分別進(jìn)行，需要對兩者結(jié)果進(jìn)行多次比較、修。擬、版圖設(shè)計(jì)、版圖驗(yàn)證等工具一體，構(gòu)成一個(gè)較完整。生，可管理性增強(qiáng)，易于維護(hù)和數(shù)據(jù)交換。復(fù)用技術(shù)，時(shí)序收斂性為首要目標(biāo)。自底向上設(shè)計(jì)方法:系統(tǒng)功能劃分單。元設(shè)計(jì)功能模塊設(shè)計(jì)子系統(tǒng)設(shè)計(jì)系統(tǒng)總成。SDF—標(biāo)準(zhǔn)數(shù)據(jù)格式。集成電路的測試簡單化。產(chǎn)品制造前就可評價(jià)設(shè)。診斷不可測的邏輯結(jié)構(gòu)。測試嵌入、設(shè)計(jì)規(guī)則檢查、斷和輸出測試圖樣。對邏輯綜合增加約束條件以滿足測。試要求及對高級語言描述的可測結(jié)

　　

【正文】 if。 end if。 end loop。 dout := t1 + t2。 2 +aab 1b 2b 3b 4c 1c 2c 3c 4d o u t哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 82 資源共享 (Cont.) iii/. 多進(jìn)程 P1 ： process begin wait until clk‘event and clk = ?1‘。 if (sel = ―00‖) then reg_0 = dA + dB。 end if。 end process P1。 1 P2 ： process begin wait until clk‘event and clk = ?1‘。 if (sel = ―01‖) then reg_1 = dA dB。 end if。 end process P2。 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 83 資源共享 (Cont.) iii/. 多進(jìn)程 P3 ： process begin wait until clk‘event and clk = ?1‘。 if (sel = ―10‖) then reg_2 = dB dA。 end if。 end process P1。 2 dout = reg_0 when sel = ―00‖ else reg_1 when sel = ―01‖ else reg_2 when sel = ―10‖ else 0。 資源 ： 3個(gè)加法器 /減法器，資源共享不能在多進(jìn)程間實(shí)現(xiàn)！ 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 84 資源共享 (Cont.) iv/. if((addr(31 downto 20) = ―000000000110‖) and (addr(31 downto 20) = ―000000000001‖)) then 資源 ：兩個(gè) 12位比較器 資源 ：兩個(gè) 3位比較器 +一個(gè) 9位比較器 if((addr(31 downto 23) = ―000000000‖) and (addr(22 downto 20) /= ―111‖) and (addr(22 downto 20) /= ―000‖)) then 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 85 資源共享 (Cont.) v/. s(0) = A(0) and A(1)。 for k in 1 to 7 loop if (k A – 1) then s(k) = ?1‘。 else s(k) = ?0‘。 end if。 end loop。 資源 ： 1個(gè)減法器， 7個(gè)比較器 說明 ：模擬時(shí)間長，因?yàn)槊窟M(jìn)入循環(huán)均要計(jì)算一次減法；綜合時(shí)間也會較長，因?yàn)榫C合工具要移去循環(huán)中的定值表達(dá)式 1 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 86 資源共享 (Cont.) v/. s(0) = A(0) and A(1)。 tv := A – 1。 for k in 1 to 7 loop if (k tv) then s(k) = ?1‘。 else s(k) = ?0‘。 end if。 end loop。 資源 ： 1個(gè)減法器， 7個(gè)比較器 說明 ：模擬、綜合時(shí)間短 2 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 87 資源共享 (Cont.) v/. s(0) = A(0) and A(1)。 for k in 1 to 7 loop if (k + 1 A) then s(k) = ?1‘。 else s(k) = ?0‘。 end if。 end loop。 資源 ： 0個(gè)減法器， 7個(gè)比較器 說明 ：下標(biāo)運(yùn)算不產(chǎn)生額外資源消耗，綜合工具自動(dòng)用 2 to 8與 A比較；模擬、綜合時(shí)間短 3 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 88 資源共享 (Cont.) vi/. sum := 0。 for k in 0 to 7 loop sum := sum + A(k)。 end loop。 dout = sum。 1 + + + + A(0) A(1) A(6) A(7) 0 dout 8個(gè)加法器 ， 8級加法器延遲 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 89 資源共享 (Cont.) vi/. t := 8。 for l in 0 to 2 loop t := t/2。 for k in 0 to t – 1 loop A(k) := A(k*2) + A(k*2 + 1)。 end loop。 end loop。 dout = A(0)。 2 7個(gè)加法器 ， 3級加法器延遲 + + + + A(0) A(1) dout + + + A(2) A(3) A(4) A(5) A(6) A(7) 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 90 其它 i/. 正確使用后到達(dá)的信號 process(A_late, B, C, D) begin if (A_late + B 24) then dout = C。 else dout = D。 end if。 end process。 1 +1 0BA _ l a t e2 4DCd o u t哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 91 其它 (Cont.) i/. 正確使用后到達(dá)的信號 process(A_late, B, C, D) begin if (A_late 24 B) then dout = C。 else dout = D。 end if。 end process。 2 —1 0B2 4A _ l a t eDCd o u t哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 92 其它 (Cont.) ii/. 仿真與綜合結(jié)果不匹配 process variable t : integer range 0 to 255。 begin wait until clk‘event and clk = ?1‘。 t := t + 1。 dout = t。 end process。 1 變量將引入額外的寄存器！ + 1 clk dout Ok? 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 93 其它 (Cont.) ii/. 仿真與綜合結(jié)果不匹配 signal t : integer range 0 to 255。 process begin wait until clk‘event and clk = ?1‘。 t = t + 1。 end process。 dout = t。 2 但是，仿真時(shí)，當(dāng) t的值為255時(shí)，再一次進(jìn)入該 process時(shí)，將報(bào)告越界錯(cuò)誤！ + 1 clk dout Ok! 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 94 其它 (Cont.) ii/. 仿真與綜合結(jié)果不匹配 signal t : integer range 0 to 255。 process begin wait until clk‘event and clk = ?1‘。 if (t = 255) then t = 0。 else t = t + 1。 end process。 dout = t。 3 + 1 clk dout Ok! 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 95 其它 (Cont.) iii/. 避免不必要的重復(fù)調(diào)用函數(shù) function add8(in1, in2 : bit_vector(7 downto 0)) is return bit_vector(7 downto 0)。 …… sign_bit := add8(A, B)(7)。 lower_nibble := add8(A, B)(3 downto 0)。 …… tv := add8(A, B)。 sign_bit := tv(7)。 lower_nibble := tv(3 downto 0)。 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 96 其它 (Cont.) iv/. 元件例化端口映射問題 inst1 : p1 port map(din_1 = ?0‘。 din_2 = con_A。 dout = con_out)。 signal gnd : std_logic。 …… gnd = ?0‘。 inst1 : p1 port map(din_1 = gnd。 din_2 = con_A。 dout = con_out)。 當(dāng)某一輸入端口接固定電平時(shí)，必須引入中間信號，且中間信號不能在說明時(shí)賦初值！ 1 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 97 其它 (Cont.) iv/. 元件例化端口映射問題 ponent dff port(reset, clk : in std_logic。 d : in std_logic。 q, qn : out std_logic)。 end dff。 當(dāng)某一輸出端懸空時(shí)，應(yīng)連接open關(guān)鍵字！ u1 : dff port map(reset = reset, clk = clk。 q = dout, qn = open)。 2 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 98 其它 (Cont.) v/. 避免陣列方向錯(cuò)誤 signal data8 : bit_vector(0 to 7)。 signal dout : bit_vector(7 downto 0)。 …… dout = data8(7 downto 0)。 for I in 0 to 7 loop dout(I) = data8(7 – I)。 end loop。 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 99 其它 (Cont.) vi/. 避免低效率語句 signal : l1, l2 : bit。 P1 : process(l1, l2, A, B, C, D) begin case (l1 amp。 l2) is when ―00‖ = dout = A。 when ―01‖ = dout = B。 when ―10‖ = dout = C。 when ―11‖ = dout = D。 end case。 end process P1。 signal : l1, l2 : bit。 P2 : process(l1, l2, A, B, C, D) begin if (l1 amp。 l2 = ―00‖) then dout = A。 elsif (l1 amp。 l2 = ―01‖) then dout = B。 elsif (l1 amp。 l2 = ―10‖) then dout = C。 else dout = D。 end if。 end process P2。 Ok? No!1 哈爾濱工業(yè)大學(xué)微電子中心 2020/11/23 100 其它 (Cont.) vi/. 避免低效率語句 s