秒可控計(jì)數(shù)器數(shù)字系統(tǒng)設(shè)計(jì)-資料下載頁
2025-01-13 15:59本頁面
【正文】 counter=counter+1。 end else begin counter=0。end if(counter=5000)//50%zhankongbi begin clk_1s=1。 end else begin clk_1s=0。 end endalways @(posedge clk)begin weixuan=weixuan+1。 case(weixuan) 339。d1:display=seg[xianshi%10]。 339。d0:display=seg[xianshi/10]。 endcaseendalways@(posedge clk_1s or negedge zhishu or negedge qingkong) //實(shí)現(xiàn)30s可控計(jì)時(shí)器的功能?beginif(!qingkong)Begin xianshi=0?！ndelse if(!zhishu)begin xianshi=30?！ ndelse begin xianshi=xianshi1?！ ndif(xianshi==0) begin led_warning=~led_warning。 endendendmodule參考文獻(xiàn)[1]康華光，陳大欽. 電子技術(shù)基礎(chǔ)—模擬部分（第五版）［M]. 北京：高等教育出版社，2005[2]吳友宇數(shù)字電子技術(shù)基礎(chǔ)，.北京：清華大學(xué)出版社，2009[3]閻石數(shù)字電子技術(shù)基礎(chǔ).，北京：高等教育出版社，1998[4]吳友宇模擬電子技術(shù)基礎(chǔ).，北京：清華大學(xué)出版社，2009[5]康華光，電子技術(shù)基礎(chǔ)（第五版）：高等教育出版社，2006[6]李士雄，丁康源主編，數(shù)字集成電子技術(shù)教程，北京：高等教育出版社，1993[7]曹漢房，陳亞奎數(shù)字技術(shù)教程北京：電子工業(yè)出版社，1995[8]，2009年[9]周新民.，工程實(shí)踐與訓(xùn)練教程(電工電子部分).武漢理工大學(xué)出版社，2009.[10]瞿安連，應(yīng)用電子技術(shù)，北京：科學(xué)出版社，2003[11]夏宇聞.《verilog數(shù)字系統(tǒng)設(shè)計(jì)教程》[12]王金明.《數(shù)字系統(tǒng)設(shè)計(jì)與verilogHDL》第四版，北京；電子工業(yè)出版社，20111 簡(jiǎn)介 52 總體設(shè)計(jì) 6 系統(tǒng)框圖 63 具體設(shè)計(jì)部分 74 總結(jié) 9總程序 10參考文獻(xiàn) 12
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1