芯片功耗與摩爾定律的終結(jié)-資料下載頁
2024-10-17 11:08本頁面
【導(dǎo)讀】計算機科學(xué)發(fā)展與摩爾定律。集成電路功耗的組成與提高趨勢。高功耗對集成電路性能與可靠性的影響。與芯片功耗相關(guān)的研究熱點。目前計算機科學(xué)發(fā)展的動力，一部分來自計算機理論。的發(fā)展，但主要來自集成電路芯片性能的大幅提高。加一倍，而成本卻成比例地遞減?？s小了單管的尺寸，提高了芯片的集成度與工作頻率，降低了工作電壓。與其它工藝比較，CMOS電路以其低功耗，易于集成。的優(yōu)點，在目前硅材料時代得到了最廣泛的應(yīng)用。芯片功耗包括由CMOS管狀態(tài)改變所產(chǎn)生的動態(tài)功耗。與由漏電流引起的靜態(tài)功耗兩部分。同所產(chǎn)生的競爭冒險所需功耗。展開；D、分區(qū)供電。以Intel公司下一代采用90nm工藝的Prescott為例，它。在*10-10S的工作周期內(nèi),吸91A電流，則充電速度。用頂兩層粗網(wǎng)與低兩層細(xì)網(wǎng)，共占用4層布線資源。3GHz工作頻率要求，在P/G網(wǎng)分析中，必須采用復(fù)雜的。102W的Prescott，標(biāo)稱工作溫度為74度。高功耗對芯片流片的熱分析提出了更高更急迫的要求。多PAD的P/G網(wǎng)對封裝技術(shù)提出更高的要求。
【正文】 的要求，這反過來對摩爾定律產(chǎn)生終結(jié)效應(yīng)。 ? 高的芯片功耗產(chǎn)生很多副面影響，而為了保證摩爾定律，就要采用低功耗設(shè)計，這又反過來加大設(shè)計復(fù)雜度，對摩爾定律產(chǎn)生終結(jié)效應(yīng)。 11/23/2020 EDA Lab., Tsinghua University 21 報告內(nèi)容 ?計算機科學(xué)發(fā)展與摩爾定律 ?集成電路功耗的組成與提高趨勢 ?高功耗對集成電路性能與可靠性的影響 ?供電系統(tǒng)（ P/G） ?封裝與散熱裝置 ?可靠性 ?芯片功耗與摩爾定律的終結(jié) ?與芯片功耗相關(guān)的研究熱點 11/23/2020 EDA Lab., Tsinghua University 22 與芯片功耗相關(guān)的研究熱點 ?漏電流產(chǎn)生的靜態(tài)功耗估計與優(yōu)化，對于便攜設(shè)備尤其重要。 ?動態(tài)功耗方面：芯片的動態(tài)調(diào)度、門控時鐘、測試功耗優(yōu)化。 ?電源線 /地線網(wǎng)絡(luò)的設(shè)計與優(yōu)化。 ?芯片的熱分析（國外最熱的研究方向）。 ?高導(dǎo)熱封裝材料及先進的封裝技術(shù)。 11/23/2020 EDA Lab., Tsinghua University 23 個人的研究簡介 ? 19992020，攻讀博士學(xué)位期間，從事 CMOS電路動態(tài)功耗估計與優(yōu)化的研究（在中科院計算所閔應(yīng)驊研究員的指導(dǎo)下完成）。包括平均與最大動態(tài)功耗快速估計、測試功耗優(yōu)化、最大動態(tài)功耗宏模型的建模、和多輸入邏輯門的低功耗展開。 ? 2020今，從事博士后研究工作，具體包括兩個部分。一是從事 P/G網(wǎng)的分析與優(yōu)化（指導(dǎo)一名博士，兩名碩士）；二是獨立開展漏電流靜態(tài)功耗的估計與優(yōu)化（指導(dǎo)一名博士）。 ? 共發(fā)表 32篇學(xué)術(shù)論文并申請 3項中國專利。其中包括 2篇 SCI文章（ 《 中國科學(xué) 》 與 《 TCAD》 ）， 18篇 EI文章、 2篇 ACM文章。 ? 基于 “ CMOS電路動態(tài)功耗估計與優(yōu)化 ” ，中科院計算所方面已申請到一項 863項目。 ? 基于 “ 漏電流靜態(tài)功耗的估計與優(yōu)化 ” ，已申請到博士后基金，但申請國家自然科學(xué)基金面上項目被拒。 ? 基于 “ P/G網(wǎng)的分析與優(yōu)化 ” ，已申請到一項 Intel公司資助，并與其它院校聯(lián)合申請到一項國家自然科學(xué)基金重點項目。 11/23/2020 EDA Lab., Tsinghua University 24 Thank you Happy new year
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1