實(shí)驗(yàn)六用中規(guī)模組合邏輯器件設(shè)計(jì)組合邏輯電路-資料下載頁
2025-01-12 04:00本頁面
【正文】 器。進(jìn)位觸發(fā)器 D 已被清零。在第一個(gè)脈沖到來之前，全加 器各輸入、輸出端的情況為： An＝ A0， Bn＝ B0， Cn1＝ 0， Sn＝ A0+B0+0＝ S0， Cn＝ C0 在第一個(gè)脈沖到來之后， S0存入累加器和移位寄存器的最高位， C0存入進(jìn)位觸發(fā)器 D 端，且兩個(gè)移位寄存器中的內(nèi)容都向右移動(dòng)一位。全加器各輸出為： Sn＝ A1+B1+ C0＝ S1， Cn＝ C1 在第二個(gè)脈沖到來之后，兩個(gè)移位寄存器中的內(nèi)容都又向右移動(dòng)一位， S1 存入累加器和移位寄存器的最高位，原先存入的 S0存入次高位， C1存入進(jìn)位觸發(fā)器 D端，全加器各輸出為： Sn＝ A2+B2+ C1＝ S2， Cn＝ C2 。 。 移位寄存器是具有移位功能的寄存器。移位的方向取決于移位控制端 S 的狀態(tài)。本實(shí)驗(yàn)用的雙向移位寄存器 74LS194邏輯功能如下表 1所示，引腳排列見圖 1。 表 1 74LS194 邏輯功能 序號(hào) 輸 入 端 輸出 功能 清零 控制信號(hào) 串行 時(shí)鐘 CP 并行 Q0 Q1 Q2 Q3 CR S1 S0 SR SL D0 D1 D2 D3 1 0 0 0 0 0 清零 2 1 1(0) Qn0 Qn1 Qn2 Qn3 不變 3 1 1 1 ↑ A B C D A B C D 并行輸入 4 1 0 1 1 ↑ 1 Qn0 Qn1 Qn2 右移 5 1 0 1 0 ↑ 0 Qn0 Qn1 Qn2 6 1 1 0 1 ↑ Qn1 Qn2 Qn3 1 左移 7 1 1 0 0 ↑ Qn1 Qn2 Qn3 0 8 1 0 0 Qn0 Qn1 Qn2 Qn3 保持 圖 1 74LS194 引腳排列 圖 2 串行累加器結(jié)構(gòu)框圖 四、實(shí)驗(yàn)用儀器、儀表 數(shù)字電路實(shí)驗(yàn)箱、萬用表、 74LS19 74LS00、 74LS20等 五、實(shí)驗(yàn)步驟 1. 檢查導(dǎo)線及器件好壞（即加上電源后，按 74LS19 74LS18 74LS74的功能表進(jìn)行檢測(cè)） 。 2. 按上圖連接電路。 74LS194（ A、 B ）的 D0、 D D D3 分別接邏輯開關(guān)（ A＝ 0011， B＝ 0001， A＋ B＝ 0100） 檢查無誤后接通電源。 3. 送數(shù)：令 74LS194（ A、 B ）的 CR＝ 1， S1＝ S0＝ 1， CP 輸入 手動(dòng) 脈沖 ，用并行送數(shù)方法將四位被加數(shù) 0011 和四位加數(shù) 0001 分別送入寄存器和 B 中。 4. 觸發(fā)器置零：使 74LS74的 DR 先為低電平，再變?yōu)楦唠娖健? 5. 令 CR＝ 1， S1＝ 0， S0＝ 1， 連續(xù)輸入 4 個(gè) CP 脈沖 ，觀察兩個(gè)寄存器輸出狀態(tài)變化 并檢查是否正確，如有故障設(shè)法排除。 6. 保持： 令 74LS194（ A）的 CR＝ 1， S1＝ S0＝ 0。 7. 送數(shù)：令 74LS194（ B）的 CR＝ 1， S1＝ S0＝ 1， CP 輸入 手動(dòng) 脈沖 ，用并行送數(shù)方法將 0011 送入寄存器 B 中。 8. 觸發(fā)器置零：使 74LS74的 DR 先為低電平，再變?yōu)楦唠娖健? 9. 令 74LS194（ A、 B ）的 CR＝ 1， S1＝ 0， S0＝ 1， 連續(xù)輸入 4 個(gè) CP 脈沖 ，觀察兩個(gè) 寄存器輸出狀態(tài)變化 并檢查是否正確，如有故障設(shè)法排除。 10. 結(jié)果無誤后記錄數(shù)據(jù)后拆線并整理實(shí)驗(yàn)設(shè)備。 實(shí)驗(yàn)數(shù)據(jù)如下： A寄存器 B寄存器 CP Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 0 0 0 1 1 0 0 0 1 1 0 0 0 1 0 0 0 0 2 0 0 0 0 0 0 0 0 3 1 0 0 0 0 0 0 0 4 0 1 0 0 0 0 0 0 5 0 1 0 0 0 0 1 1 6 1 0 1 0 0 0 0 1 7 1 1 0 1 0 0 0 0 8 1 1 1 0 0 0 0 0 9 0 1 1 1 0 0 0 0 A寄存器 B寄存器 S1 S0 說明 CP Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 1 0 0 1 1 0 0 0 1 1 1 置數(shù) 2 0 0 0 1 0 0 0 0 0 1 右移 3 0 0 0 0 0 0 0 0 0 1 右移 4 1 0 0 0 0 0 0 0 0 1 右移 5 0 1 0 0 0 0 0 0 0 1 右移 1 0 1 0 0 0 0 1 1 1 1 置數(shù) 2 1 0 1 0 0 0 0 1 0 1 右移 3 1 1 0 1 0 0 0 0 0 1 右移 4 1 1 1 0 0 0 0 0 0 1 右移 5 0 1 1 1 0 0 0 0 0 1 右移 實(shí)驗(yàn)證明，實(shí)驗(yàn)數(shù)據(jù)與設(shè)計(jì)值完全一致。設(shè)計(jì)正確。 六、 設(shè)計(jì)和實(shí)驗(yàn)過程的收獲與體會(huì)。 設(shè)計(jì)過程的收獲與體會(huì)： ① 設(shè)計(jì)前要確定是用左移還是右移法。因?yàn)檫@關(guān)系到最高位的問題。 ② 為避免延時(shí)的問題，選用的集成塊均為升沿觸發(fā)或 均為降沿觸發(fā) 。 ③ 可用 Electronics Workbench 進(jìn)行仿真。以驗(yàn)證設(shè)計(jì)正確與否。 實(shí)驗(yàn)過程的收獲與體會(huì)： ① CC40194的 CR、 S S0端不能懸空； ② 出現(xiàn)故障時(shí)，首先檢查電源，然后檢查 CP， CR、 S S0 端的電平狀態(tài)。如不相符，則可能存在斷路現(xiàn)象。如相同，可能存在設(shè)計(jì)或接線錯(cuò)誤，或者可能器件已損壞。 ③ 實(shí)驗(yàn)邏輯電路圖最好把集成塊的引腳標(biāo)上，以便接線和檢查。 ④ A+B＋ C≤ 1111，當(dāng)相加的數(shù)多于 4 位時(shí)，可把幾塊移位寄存器用級(jí)連的方法來擴(kuò)展，否則寄存器無法寄存完整的和。
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1