項(xiàng)目四計(jì)數(shù)分頻電路設(shè)計(jì)與裝調(diào)-大學(xué)ppt-資料下載頁(yè)
2024-12-08 12:51本頁(yè)面
【正文】 側(cè)，因此待存數(shù)據(jù)需先送入最高位數(shù)據(jù)，則 ? 設(shè)寄存器的原始狀態(tài)為 Q3Q2Q1Q0=0000將數(shù)據(jù) 1101從高位至低位依次移至寄存器時(shí)，因?yàn)檫壿媹D中最高位寄存器單元 FF3位于最右側(cè)，因此待存數(shù)據(jù)需先送入最高位數(shù)據(jù)，則 ? 第一個(gè) CP↑到來(lái)時(shí)， Q3Q2Q1Q0=0001 ? 第二個(gè) CP↑到來(lái)時(shí)， Q3Q2Q1Q0=0011 ? 第三個(gè) CP↑到來(lái)時(shí)， Q3Q2Q1Q0=0110 ? 第四個(gè) CP↑到來(lái)時(shí)， Q3Q2Q1Q0=1101 單向右移寄存器 ? 此時(shí)，并行輸出端 Q3Q2Q1Q0的數(shù)碼與輸入相對(duì)應(yīng)，完成了將四位串行數(shù)據(jù)輸入并轉(zhuǎn)換為并行數(shù)據(jù)輸出的過(guò)程。其工作時(shí)序圖由上圖 (b)所示。顯然，若以端 Q3作為輸出端，再經(jīng) 4個(gè) CP脈沖后，已經(jīng)輸入的并行數(shù)據(jù)可依次從 Q3端串行輸出，即可組成串行輸入、串行輸出的移位寄存器。 ? 如果將右邊觸發(fā)器的輸出端接至相鄰左邊觸發(fā)器的數(shù)據(jù)輸入端，待存數(shù)據(jù)由最右邊觸發(fā)器的數(shù)據(jù)輸入端串行輸入，則構(gòu)成左移移位寄存器。請(qǐng)讀者自行畫(huà)出該電路圖。 ? 除用觸發(fā)器外，也可用 JK、 RS觸發(fā)器構(gòu)成寄存器，只需將 JK或RS觸發(fā)器轉(zhuǎn)換為 D觸發(fā)器功能即可。但 T觸發(fā)器不能用來(lái)構(gòu)成移位寄存器。 ? 二、雙向移位寄存器 ? 在單向移位寄存器的基礎(chǔ)上，增加由門(mén)電路組成的控制電路就可以構(gòu)成既能左移也能右移的雙向移位寄存器。下圖所示為集成雙向移位寄存器 74194的邏輯圖和邏輯符號(hào) 。 ? 1．電路結(jié)構(gòu) ? 四位雙向通用移位寄存器 74194(74LSl9 74S194等 )的邏輯圖由 4個(gè)下降沿觸發(fā)器的 RS觸發(fā)器和四個(gè)與或 (非 )門(mén)及緩沖門(mén)組成。對(duì)外共有 16個(gè)引線端子，其中第 16端為電源 Ucc端子， 8端為地端子。A、 B、 C、 D (3～ 6端子 )為并行數(shù)據(jù)輸入端， QA、 QB、 QC、 QD (1 1 1 12端子 )為并行輸出端， DL (7端子 )為左移串行數(shù)據(jù)輸入端， DR (2端子 )為右移串行數(shù)據(jù)輸入端， Cr(1端子 )為異步清零端，CP (11端子 )為脈沖控制端， S S0 ( 10端子 )為工作方式控制端。 ? 2．邏輯功能 ? （ 1）異步清零 當(dāng) Cr=0時(shí)，經(jīng)緩沖門(mén) G2送到各 RS觸發(fā)器一個(gè)復(fù)位信號(hào)，使各位觸發(fā)器在該復(fù)位信號(hào)作用下清零。因?yàn)榍辶愎ぷ鞑恍枰狢P脈沖的作用，稱為異步清零。移位寄存器正常工作時(shí)，必須保持Cr=1(高電平 )。 ? （ 2）靜態(tài)保持功能 當(dāng) CP=0時(shí)，各觸發(fā)器沒(méi)有時(shí)鐘變化沿，因此將保持原來(lái)狀態(tài)。 ? （ 3）正常工作時(shí) ? ①并行置數(shù)。 當(dāng) S1S0=11時(shí)， 4個(gè)與或（非）門(mén)中自上而下的第三個(gè)與門(mén)被打開(kāi)（其它三個(gè)與門(mén)關(guān)閉），并行輸入數(shù)據(jù) A、 B、 C、 D在時(shí)鐘脈沖上升沿作用下，送入各 RS觸發(fā)器中，即各觸發(fā)器的次態(tài)為 (QAQBQCQD)n+1=ABCD ? ② 右移。 當(dāng) S1S0=01時(shí)， 4個(gè)與或（非）門(mén)中自上而下的第一個(gè)與門(mén)打開(kāi)，右移串行輸入數(shù)據(jù) DR送入 FFA觸發(fā)器使 QAn+1＝ DR； QBn+1＝ QA， …… ；在 CP脈沖上升沿作用下完成右移。 ? ③左移。 當(dāng) S1S0=10時(shí)， 4個(gè)與或（非）門(mén)中自上而下的第四個(gè)與門(mén)打開(kāi)，左移串行數(shù)據(jù) DL送入 FFD觸發(fā)器使 QDn+1＝ DL ； QCn+1＝QDn ， …… ；在 CP脈沖上升沿作用下完成左移。 ? ④保持（動(dòng)態(tài)保持）。 當(dāng) S1S0=00時(shí)， 4個(gè)與或（非）門(mén)中自上而下的第二個(gè)與門(mén)打開(kāi)，各觸發(fā)器將其輸出送回自身輸入端，所以，在 CP脈沖作用下，各觸發(fā)器仍保持原狀態(tài)不變。 ? 集成移位寄存器 74194具有清零、靜態(tài)保持、并行置數(shù)、左移、右移和動(dòng)態(tài)保持功能，是功能較為齊全的雙向移位寄存器，其邏輯功能如下表 四位雙向移位寄存器 74194的功能表 輸 入 輸 出 功能 清零 方式控制 時(shí)鐘 串行輸入 并行輸入 Cr S1 S0 CP DL DR A B C D QAn+1 QBn+1 QCn+1 QDn+1 0 0 0 0 0 清零 1 0 QAn QBn QCn QDn 保持 1 1 1 ↑ A B C D A B C D 并行 置數(shù) 1 1 1 0 1 0 ↑ ↑ 0 1 QBn QCn QDn 0 QBn QCn QDn 1 左移 1 1 0 1 0 l ↑ ↑ 0 1 0 QAn QBn QCn 1 QAn QBn QCn 右移 1 0 0 ↑ QAn QBn QCn QDn 保持 任務(wù) 1 二十四進(jìn)制計(jì)數(shù)器的仿真與測(cè)試 ? 仿真內(nèi)容 ? （ 1）單擊電子仿真軟件 Multisim 10基本界面元件工具條上的“ Place TTL”按鈕，從彈出的對(duì)話框“ Family”欄中選擇“ 74LS”，再在“ Component”欄中選取“ 74LS00D”1只、 “ 74LS248N”2只，將它們放置在電子平臺(tái)上。 ? （ 2）單擊元件工具條中的“ Place CMOS”按鈕，在彈出的對(duì)話框中，在“ Family”欄中選擇“ CMOS_5V”，再在“ Component”欄中選取“ 4518BD_5V”1只。如仿真圖一所示，將它們放置在電子平臺(tái)上。 ? （ 3）從元件工具條中調(diào)出其它元件，連成 24進(jìn)制計(jì)數(shù)器仿真電路。如仿真圖二所示。 ? （ 4） CLK（ CP1）的計(jì)數(shù)脈沖用單刀雙擲開(kāi)關(guān)模擬，開(kāi)啟仿真開(kāi)關(guān)，記錄并分析仿真結(jié)果。 仿真圖一 仿真圖二 記錄表 脈沖 CP個(gè)數(shù) 顯示字型 1 2 3 . . . . . . 25 26 ? 實(shí)訓(xùn)報(bào)告 ? （ 1）畫(huà)出仿真電路圖。 ? （ 2）分析二十四進(jìn)制計(jì)數(shù)器工作原理。 ? （ 3）記錄并分析仿真結(jié)果。 任務(wù) 2 二十四進(jìn)制計(jì)數(shù)器的制作與測(cè)試 ? ? 如圖所示。計(jì)數(shù)器 CD4518對(duì)輸入的脈沖進(jìn)行計(jì)數(shù)，計(jì)數(shù)結(jié)果送入字符譯碼器并驅(qū)動(dòng)數(shù)碼管，使之顯示單脈沖發(fā)生器產(chǎn)生的脈沖個(gè)數(shù)。 24進(jìn)制計(jì)數(shù)及顯示實(shí)訓(xùn)電路圖 CP EN CR 功能 1 復(fù)位 ↑ 1 0 加計(jì)數(shù) 0 ↓ 0 加計(jì)數(shù) ↓ 0 保持 ↑ 0 保持 ↑ 0 0 保持 1 ↓ 0 保持 CD4518功能表 ? ? 初步了解 CD451 74LS48和數(shù)碼管的功能，確定 CD45174LS4 74LS00的管腳排列，了解各管腳的功能（ CD4518功能如表 410）。檢測(cè)器件，按實(shí)訓(xùn)電路圖連接電路，檢查電路，確認(rèn)無(wú)誤后再接電源。 ? ? 記錄輸入脈沖數(shù)，同時(shí)記錄數(shù)碼管顯示的數(shù)字，并將結(jié)果填入表中。 脈沖 CP個(gè)數(shù) 顯示字型 1 2 3 . . . . . . 25 26 24進(jìn)制電路顯示測(cè)試表
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1