【正文】 時序邏輯電路（按時鐘控制方式來分） 1. 電位觸發(fā)方式觸發(fā)器 圖 鎖存器 時序邏輯電路（按時鐘控制方式來分） 2. 邊沿觸發(fā)方式觸發(fā)器 ? 具有下列特點的觸發(fā)器稱為邊沿觸發(fā)方式觸發(fā)器，簡稱邊沿觸發(fā)器。觸發(fā)器接收的是時鐘脈沖 CP的某一約定跳變 (正跳變或負跳變 )來到時的輸入數(shù)據(jù)。在CP=1及 CP=0期間以及 CP非約定跳變到來時，觸發(fā)器不接收數(shù)據(jù)。 ? 常用的正邊沿觸發(fā)器是 D觸發(fā)器，圖 邏輯圖及典型波形圖。 下面把邊沿觸發(fā)器和電位觸發(fā)器作一比較。 時序邏輯電路（按時鐘控制方式來分） 2. 邊沿觸發(fā)方式觸發(fā)器 時序邏輯電路（按時鐘控制方式來分） 邊沿觸發(fā)器和電位觸發(fā)器比較 ? 電位觸發(fā)器在 E=1期間來到的數(shù)據(jù)會立刻被接收。但對于正沿觸發(fā)器，在 CP=1期間來到的數(shù)據(jù)，必須“延遲”到該 CP=1過后的下一個 CP正沿來到時才被接收。因此 邊沿觸發(fā)器又稱延遲型觸發(fā)器 。 ? 邊沿觸發(fā)器在 CP正跳變 (對正邊沿觸發(fā)器 )以外期間出現(xiàn)在 D端的數(shù)據(jù)變化和干擾不會被接收，因此有很強的抗數(shù)據(jù)端干擾的能力而被廣泛應用，它除用來組成寄存器外，還可用來組成計數(shù)器和移位寄存器等。 ? 至于電位觸發(fā)器，只要 E為約定電平，數(shù)據(jù)來到后就可立即被接收，它不需像邊沿觸發(fā)器那樣保持到約定控制信號跳變來到才被接收。 時序邏輯電路（按時鐘控制方式來分） 3. 主 從觸發(fā)方式觸發(fā)器 (簡稱主 從觸發(fā)器 ) ? 主 從觸發(fā)器基本上是由兩個電位觸發(fā)器級聯(lián)而成的，接收輸入數(shù)據(jù)的是主觸發(fā)器，接收主觸發(fā)器輸出的是從觸發(fā)器，主、從觸發(fā)器的同步控制信號是互補的 (CP和 CP)。 ? 圖 (a)是主 從 JK觸發(fā)器的原理圖，觸發(fā)器的輸出Q， Q分別和接收 K， J數(shù)據(jù)的輸入門相連。在 CP=1期間主觸發(fā)器接收數(shù)據(jù)；在 CP負跳變來到時，從觸發(fā)器接收主觸發(fā)器最終的狀態(tài)。圖 (b)是主 從 JK觸發(fā)器功能表。主從觸發(fā)器由于有計數(shù)功能，常用于組成計數(shù)器。 時序邏輯電路（按功能分） ?RS觸發(fā)器 ——其它寄存器電路的基礎 S R Q Q R S Q ~Q 0 0 Q ~Q 0 1 1 0 1 0 0 1 1 1 nc nc S R Q Q R S Q ~Q 0 0 nc nc 0 1 1 0 1 0 0 1 1 1 Q ~Q 時序邏輯電路 （按功能分） ?JK觸發(fā)器 電路符號： 輸入 輸出 S CLR CLK J K Q 0 0 0 0 不變 0 0 1 0 1 0 0 0 1 0 0 0 1 1 翻轉 0 1 X X X 0 1 0 X X X 1 J S Q CLK K CLR Q JK： 為控制輸入端； CLK： 為時鐘信號； S： 為置位信號端； CLR： 復位信號端； Q： 為輸出信號端。 寄存器 計算機中常用部件，用于暫存二進制信息。 寄存器可由多個觸發(fā)器組成。每個觸發(fā)器存 1Bit， N個觸發(fā)器儲存 N位二進制數(shù)據(jù)。 下圖為由 4個 D觸發(fā)器組成的四位緩沖寄存器 。 Q3 D3 CLK X3 Q2 D2 CLK X2 Q1 D1 CLK X1 Q0 D0 CLK X0 控制端 移位寄存器 ?移位寄存器不僅具有存儲數(shù)據(jù)的功能，而且還具有移位功能。所謂移位功能就是將移位寄存器中所存的數(shù)據(jù)，在移位脈沖信號的作用下，按要求逐次向左、右方進行移動。 ?從信號輸入上分有串行輸入和并行輸入 ?從信號輸出上分有串行輸出和并行輸出 ?下面以串行輸入并行右移位寄存器為例進行說明： X1 X2 X3 X4 移位脈沖 CLK D1 Q1 F1 CLK D2 Q2 F2 CLK D3 Q3 F3 CLK D4 Q4 F4 CLK 串行輸入信號 DIN DIN CLK X1 X2 X3 X4 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 0 1 1 0 串行輸入并行輸出右移位寄存器波形圖 、四級二進制并行計數(shù)器 J Q CLK K CLR J Q CLK K CLR Q0 Q1 Q2 Q3 清 0端 控制端為 1 計數(shù)端 J Q CLK K CLR J Q CLK K CLR CLK Q0 Q1 Q2 Q3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 課后思考： 1．什么是數(shù)據(jù)表示？數(shù)據(jù)表示、數(shù)據(jù)類型與數(shù)據(jù)結構的關系如何？ 2．如何把數(shù)學中的一個實數(shù)表示成計算機系統(tǒng)中的規(guī)格化浮點數(shù)？相反，如何把計算機系統(tǒng)中的一個規(guī)格化浮點數(shù)還原成數(shù)學中的實數(shù)？ 3．對于給定浮點數(shù)格式，寫出表示數(shù)的范圍、表示數(shù)的精度及表示數(shù)的效率。 4．給定兩個規(guī)格化浮點數(shù) A與 B，如何按照浮點數(shù)的加、減法運算規(guī)則，分別計算 A+B或 AB？ 5．在計算機系統(tǒng)中，為什么要采用自定義數(shù)據(jù)表示，自定義數(shù)據(jù)表示方法有什么優(yōu)點與缺點