計(jì)算機(jī)維修技術(shù)第3版第02章計(jì)算機(jī)中的主要電子元-資料下載頁(yè)
2025-08-16 01:57本頁(yè)面
【正文】 隔離層 CMOS電路工作原理 N溝道增強(qiáng)型 MOS晶體管 P N N G S D G S D 金屬導(dǎo)線 SiO2隔離層 N區(qū) 導(dǎo)電溝道 P型基底 CMOS電路工作原理 柵極 柵極 采用多晶硅材料 ； 柵極控制漏極與源極之間的電子的流動(dòng)。 隔離層 采用二氧化硅（ SiO2） 作 為絕緣材料 ； 保證 柵極與 基 底之間的絕緣，阻止柵極電流產(chǎn)生。 源極和漏極 采用 N型高濃度摻雜半導(dǎo)體材料 ； 形成 自由載流子（電子和空穴） 。 基 底 采用 P型硅作 基 底材料 ； 保證 N區(qū) 與硅 基 底之間的絕緣。 CMOS電路工作原理 工作原理 MOS晶體管本質(zhì)上是一個(gè)電壓控制的電阻器 。 MOS晶體管的開關(guān)狀態(tài)，由柵極電壓 VGS控制 。 施加在柵極與溝道之間的電壓（柵 源 電壓 ）決定著溝道內(nèi)自由載流子（電子和空穴）的濃度，從而控制源 漏電流 。 漏 源電壓控制電流的流向。 MOS晶體管的源極與漏極完全對(duì)稱 ， 只有根據(jù)電流的流向才能確認(rèn)源極與漏極 。 CMOS電路工作原理 2． MOS晶體管的導(dǎo)通狀態(tài) 在柵極施加正電壓 VGS； 硅 基 底 會(huì) 感應(yīng)出等量的負(fù)電荷 ； 繼續(xù) 增加?xùn)艠O電壓 VGS，就會(huì) 形成 導(dǎo)電 溝道 ； 電子積累到一定水平時(shí)，會(huì)形成運(yùn)動(dòng)的電荷 ； 源極區(qū)的電子會(huì) 通過(guò)導(dǎo)電 溝道 ， 到達(dá)漏極區(qū) ； 這時(shí)會(huì) 形成由源極流向漏極的電流 ； 這時(shí) MOS晶體管處于導(dǎo)通狀態(tài) ； 可以設(shè)定晶體管導(dǎo)通 狀態(tài)為邏輯 “1”。 CMOS電路工作原理 3． MOS晶體管的截止?fàn)顟B(tài) 當(dāng)控制端柵極沒(méi)有觸發(fā)電壓時(shí)，電流無(wú)法從源極流向漏極 ； 晶體管處于 “關(guān)閉 ”狀態(tài) ； 可以設(shè)定 晶體管 關(guān)閉 狀態(tài)為邏輯 “0”。 CMOS電路工作原理 4. CMOS電路結(jié)構(gòu) CMOS電路由 PMOS晶體管和 NMOS晶體管 互補(bǔ)配對(duì) 組成 。 任何時(shí)候都只有 一個(gè) MOS晶體管導(dǎo)通 ， 另一個(gè)必然關(guān)閉 。 CMOS反相器 原理 CMOS反相器結(jié)構(gòu) CMOS電路工作原理 理論上 CMOS電路的靜態(tài)功耗為 0， 但是受材料和制造工藝的限制 ， CMOS電路的實(shí)際功耗不能忽略不計(jì) 。 在 CMOS電路中 ， NAND（ 與非門 ） 、 NOR（ 或非門 ） 是最基本的邏輯電路 ， 其他邏輯電路都可以通過(guò)它們之間的相互組合進(jìn)行設(shè)計(jì) 。 在集成電路中 ， 一般般盡量采用 “ 或非門 ” 構(gòu)造 PMOS和 NMOS電路 。 CMOS電路工作原理 【 補(bǔ)充 】 “或非門 ” 構(gòu)造的 PMOS和 NMOS電路 時(shí) 鐘 2O2O1時(shí) 鐘 1a bVD DVD DP M O S 管 N M O S 管PMOS管 NMOS管 集成電路制程線寬 1. MOS晶體管溝道長(zhǎng)度 溝道長(zhǎng)度 （ 物理柵長(zhǎng) ） 是電流從源極 （ S） 流到漏極（ D） 經(jīng)過(guò)的距離 。 垂直于溝道長(zhǎng)度的源漏區(qū)稱為 溝道寬度 W。 集成電路制程線寬 MOS晶體管的溝道長(zhǎng)度越小 ， 晶體管的工作頻率就越高 。 溝道長(zhǎng)度 （ L） 確定后 ， 可以 根據(jù)電流的大小選擇相應(yīng)的溝道寬度 （ W） 。 溝道寬度小時(shí) ， 晶體管發(fā)熱也就小 。 集成電路制程線寬 柵極隔離層的泄漏電流會(huì)導(dǎo)致 CPU發(fā)熱和功率增加 。 晶體管柵極隔離層越厚 ， 阻止泄漏電流的效果就會(huì)越好 。 集成電路制程線寬 2. 集成電路半節(jié)距與制程線寬 “制程線寬 ” 指 CPU柵極半節(jié)距 。 集成電路制程線寬 溝道長(zhǎng)度小于 5nm， 就會(huì)產(chǎn)生 隧道效應(yīng) 。 由于源極與漏極非常接近 ， 電子將會(huì)自行穿越溝道 ，通過(guò)柵極控制電流的方法將徹底失效 ， 這意味著目前基于 CMOS的集成電路制造工藝將走到盡頭 。 以現(xiàn)有材料和工藝估計(jì) ， 溝道長(zhǎng)度 5nm的電路將以 13nm制程 工藝生產(chǎn) 。 目前的 CPU制程工藝已經(jīng)達(dá)到 22nm。 集成電路制程線寬 制程線寬 13nm， 硅工藝的終結(jié) ？ 集成電路制程線寬 半導(dǎo)體工藝改進(jìn)規(guī)律： 每代半導(dǎo)體產(chǎn)品的 制程 線寬實(shí)現(xiàn) 。 例如 ， CPU制程工藝為 22nm線寬時(shí) ， 下一代產(chǎn)品為 16nm。 兩代產(chǎn)品之間的時(shí)間跨度大約為 2～ 3年 。 集成電路制程線寬 集成電路生產(chǎn)工藝 建造 一座量產(chǎn) 45nm處理器的晶圓工廠 ， 投資為 30億美元 。 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 集成電路生產(chǎn)工藝 1． 掩模版圖生成 一個(gè)異或門版圖設(shè)計(jì) 一個(gè)異或門電路設(shè)計(jì) 集成電路生產(chǎn)工藝 ? 一般晶 圓 上的每層電路需要 4個(gè)掩模圖 集成電路生產(chǎn)工藝 掩膜光刻工藝 集成電路封裝形式 1. DIP封裝 （ 雙列直插式 ） 集成電路封裝形式 2. TSOP封裝 （ 薄型小尺寸封裝 ） 集成電路封裝形式 3． FBGA封裝 （ 反轉(zhuǎn)球形柵格 封裝 ） DDR3內(nèi)存采用 FBGA封裝形式 集成電路封裝形式 FBGA封裝 課程作業(yè)與討論 討論： （ 1） 有可能制造出柔性電路板嗎 ？ （ 2） 電路板中電子元件越多越好 ？ （ 3） 集成電路芯片最大 的缺點(diǎn)是什么 ？ （ 4） 時(shí)鐘 =215=[1000 0000 0000 0000]2 。 【 本章結(jié)束 】
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1