【導(dǎo)讀】述語言VHDL為設(shè)計語言,以ASIC來實現(xiàn)載體的設(shè)計。一些簡單的電子產(chǎn)品,掌握使用EDA工具設(shè)計數(shù)字系統(tǒng)的設(shè)計思想和設(shè)計方法,為繼續(xù)學(xué)習(xí)和認(rèn)識電子設(shè)計知識打下良好的基礎(chǔ)。累實際的EDA編程。通過本課程設(shè)計的學(xué)習(xí),復(fù)習(xí)所學(xué)的專業(yè)知識,使課堂學(xué)。習(xí)的理論知識應(yīng)用于實踐。培養(yǎng)綜合運用已學(xué)知識解決實際工程技術(shù)問題的能。術(shù)資料的能力,接受一次電子設(shè)計自動化方面的基本訓(xùn)練。種花型顯示b2,第三種花型顯示C3。當(dāng)計數(shù)器達(dá)到預(yù)先設(shè)定的值,即產(chǎn)生一。個上升沿,從而實現(xiàn)分頻。顯示部分的設(shè)計是利用分頻器產(chǎn)生的低頻信號記數(shù),從而達(dá)到控制數(shù)碼管顯示時,不同花色之間變換的頻率不至于太快。