uhf_tag_chip電子車牌項目計劃書rrrrr-資料下載頁
2025-05-20 14:20本頁面
【導讀】本項目計劃書內(nèi)容涉及本公司技術及商業(yè)秘密，僅對凱路威內(nèi)部或被授權閱讀者公開。目團隊成員開展和檢查項目工作的依據(jù)。況、項目目標、項目技術方案、團隊成員、研發(fā)計劃、研發(fā)預算。被動式電子標簽：內(nèi)部無電源、靠接收微波能量工作的電子標簽。過所傳遞的信息達到識別目的的技術。作為條形碼的無線版本，RFID技術具有條形碼所不具備的防水、防。生產(chǎn)、零售、物流、交通等各個行業(yè)等各個行業(yè)有著廣闊的應用前景。在RFID應用市場中，電子標簽的應用市場潛力最大。隨著第二代身份證的。換發(fā)及電子標簽的日益普及，中國RFID的市場也急劇擴大。正處于應用的上升階段，UHF頻段的RFID應用成為目前RFID領域研究的熱點。
【正文】 其射頻模擬前端電路與前面提到的基本一致，也包括了整流器、匹配網(wǎng)絡、反向散射電路、穩(wěn)壓器、 AM 解調(diào)器、電壓參考源、本地振蕩器和上電復位電路等幾個主要部分，而控制邏輯電路則是采用 FPGA 來實現(xiàn)的。其中，射頻模擬前端電路將從閱讀器接收到的包絡信號進行解調(diào)，獲得所需的數(shù)字基帶信號 Rx，將其提供給 FPGA，并為 FPGA 提供所需的上電復位信號 Reset 以及用于時鐘同步的本地振蕩信號 Osc_out，最終將 FPGA 返回給閱讀器的信號 Tx 經(jīng)反向散射，返回到閱 讀器 。 對射頻模擬前端電路采用 SMIC EEPROM 工藝 的 IP，控制邏輯電路則是采用 Verilog HDL 語言來進行 RTL 級描述，并通過 XILINX 公司的SPARTEN3E FPGA 來實現(xiàn) 。 七 團隊組織 八 項目計劃 計劃概述 這里的項目計劃指總體計劃。具體細節(jié)見項目工作結構分解。 總體進度計劃要依據(jù)確定的項目規(guī)模，列表項目階段劃分、階段進度安排及每階段應提交的階段成果，在階段時間安排中要考慮項目階段成果完成、提交評審、修改的時間。 對于項目計劃、項目準備、需求分析、構架設計、設計實現(xiàn)、測試、移交、安裝部署、試運行、驗收等工作，給出每項工作任務的預定開始日期、完成日期及所需的資源，規(guī)定各項工作任務完成的先后順序以及表征每項工作任務完成的標志性事件（ milestone）。 總體計劃 實現(xiàn)周期約 15 個月 。 第一階段 （ 三 個月）： 以設計規(guī)劃為主，各模塊確定設計重點、版本選擇、改進要點、量產(chǎn)測試方案、時間安排。 完成 包括 design rule、模擬設計、數(shù)字功耗控制、數(shù)字面積壓縮 策略 、 Memory 設計 、系統(tǒng)驗證、版圖設計。 第二階段（三個月）：樣片能夠正常工作，樣片性能達到預期目標。 第三階段（三個月）：樣片通 過協(xié)議測試和系統(tǒng)初測。 第四階段（ 三 個月）：正樣芯片通過協(xié)議測試和系統(tǒng)最終測試 。 第五階段（三個月）：能夠批量生產(chǎn)，產(chǎn)品性能穩(wěn)定，量產(chǎn)后續(xù)問題得到解決，如配套讀卡器，量產(chǎn)方案。天線設計趨于成熟。 總體計劃：從本合同簽訂 生效之日起， 15 個月完成上述 5 個階段進度。 項目風險 頭腦風暴 列表 …… 序號 風險描述 風險應對 1 Memory 低功耗 減少讀寫電流 2 電子車牌特殊功能 充分熟悉電子車牌系統(tǒng)要求 3 卡機兼容 擴大測試范圍 4 協(xié)議滿足 多讀卡器協(xié)議測試 5 量產(chǎn) 提前準備量產(chǎn)特殊指令及量 產(chǎn)讀卡器固件 6 成品 封裝 導致不穩(wěn)定性 提前聯(lián)系封裝廠， 充分測試inlay 后標簽效果 7 8 ???? 九 預算 預算內(nèi)容 ? 設備 成本 設備成本包括： 開發(fā)板、 設備購置及使用費 外借設備或外協(xié)使用其它單位設備產(chǎn)生的費用 服務器、 軟件所需的經(jīng)費 現(xiàn)有設備及其使用時間 ? 晶圓 成本 MASK 費用 Wafer 成本 費用 Wafer 加工費用 ? 測試 成本 讀卡器外包或開發(fā)成本 樣片 外測 費用 樣片封裝費用 測試板費用 FIB 費用 ? 人員成本 產(chǎn)品 /項目團隊每一個人的預計工作月數(shù)。 完成本項目所需要的勞務（包括人員的 數(shù)量和時間） 勞務費一般包括工資、獎金、補貼 ? 其它 完成本項目所需要的 其它 各項經(jīng)費，包括差旅費、資料費、 會議費、交通費、辦公費 等 成本 預算列表 預算項目 預算子項 價格（萬元） 備注 設備成本 開發(fā)板 FPGA 開發(fā)板及讀卡器開發(fā)板費用 外協(xié) 測試 包括標準測量單位的協(xié)議合格證書測試、芯片阻抗外包測試 電子元器件 晶圓成本 MASK 費用 最終產(chǎn)品 MASK 費用 ，含稅 COMBO 費用 小批量供貨， 含稅 MPW 費用 3 次 MPW 測試成本 讀卡器 包括量產(chǎn) 所需 讀卡器和 電子車牌 系統(tǒng) 所需讀卡器軟硬件成本 標簽封裝及天線 包括所有 MPW/COMBO測試芯片及樣品 Inlay、COB、 長金點、 封裝及天線費用 樣片封裝費用 芯片劃片、 DIP 封裝費用 測試板費用 FIB 費用 人員成本 工資 按 12 個月 22 人計算 ，其中包括 一 名美國資深工程師 補貼 獎金 其它 差旅費 資料費、交通費、辦公費等 管理費 總計 研究開發(fā)計劃： ? 階段進度 （ 1） 第一階段目標：（三個月）（ 20xx年 4月 26日 至 20xx年 7月 26日） 根據(jù) EEPROM工藝規(guī)范，完成模擬、數(shù)字、 MEMORY子模塊設計 （ 2） 第二階段目標：（三個月）（ 20xx年 7月 26日 至 20xx年 10月 26日） 樣片能夠正常工作、樣片性能達到預期目標 （ 3） 第三階段目標：（三個月）（ 20xx年 10月 26日 至 20xx年 1月 26日） 樣片通過協(xié)議測試和系統(tǒng)初測 （ 4） 第四階段目標：（三個月）（ 20xx年 1月 26日 至 20xx年 4月 26日） （ 5） 第五階段目標：（三個月）（ 20xx年 4月 26日 至 20xx年 7月 26日） 能夠批量生產(chǎn) 產(chǎn)品性能穩(wěn)定 量產(chǎn)后續(xù)問題得到解決，如配套讀寫器，量產(chǎn) 方案 天線設計趨于成熟 ? 總體計劃 從本合同簽訂生效之日起， 15 個月完成上述五個階段進度
研究報告相關推薦
鄂ICP備17016276號-1