基于雙面印制板的電磁兼容性設(shè)計-資料下載頁
2025-06-07 07:30本頁面
【正文】 走 線。 六 其它原則 總線加 10K左右的上拉電阻，有利于抗干擾。 布線時各條地址線盡量一樣長短，且盡量短。 PCB板兩面的線盡量垂直布置，防相互干擾。 去耦電容的大小一般取 C=1/F， F為數(shù)據(jù)傳送頻率。 不用的管腳通過上拉電阻（ 10K左右）接 Vcc，或與使用的管腳并接。 發(fā)熱的元器件（如大功率電阻等）應(yīng)避開易受溫度影響的器件（如電解電容等）。 采用全譯碼 比線譯碼具有較強的抗干擾性。 為扼制大功率器件對微控制器部分?jǐn)?shù)字元元電路的干擾及數(shù)字電路對模擬電路的干擾，數(shù)字地 \模擬地在接向公共接地點時，要用高頻扼流環(huán)。這是一種圓柱形鐵氧體磁性材料，軸向上有幾個孔，用較粗的銅線從孔中穿過，繞上一兩圈 ,這種器件對低頻信號可以看成阻抗為零 ,對高頻信號干擾可以看成一個電感 ..(由于電感的直流電阻較大 ,不能用電感作為高頻扼流圈 )。 當(dāng)印刷電路板以外的信號線相連時，通常采用屏蔽電纜。對于高頻信號和數(shù)字信號，屏蔽電纜的兩端都接地，低頻模擬信號用的屏蔽電纜，一端接地為 好。 對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路，應(yīng)該用金屬罩屏蔽起來。鐵磁屏蔽對 500KHz 的高頻噪聲效果并不明顯，薄銅皮屏蔽效果要好些。使用鏍絲釘固定屏蔽罩時，要注意不同材料接觸時引起的電位差造成的腐蝕。 七 用好去耦電容 集成電路電源和地之間的去耦電容有兩個作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是 。這個電容的分布電感的典型值是5μH 。 的去耦電容有 5μH 的分布電感，它的并行共振頻率大約在 7MHz左右，也就是 說，對于 10MHz以下的噪聲有較好的去耦效果，對 40MHz以上的噪聲幾乎不起作用。 1μF 、 10μF 的電容，并行共振頻率在 20MHz 以上，去除高頻噪聲的效果要好一些。每 10 片左右集成電路要加一片充放電電容，或 1個蓄能電容，可選 10μF 左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用并不嚴(yán)格，可按 C=1/F，即 10MHz取 ,100MHz 取 。 在焊接時去耦電容的引腳要盡量短，長的引腳會使去耦電容本身發(fā)生 自共振。例如 1000pF 的瓷片電容引腳長度為 35MHz，引腳長 32MHz。 八 降低噪聲和電磁干擾的經(jīng)驗 1. 可用串個電阻的辦法，降低控制電路上下沿跳變速率。 2. 盡量讓時鐘信號電路周圍的電勢趨近于 0，用地線將時鐘區(qū)圈起來，時鐘線要盡量短。 3. I/O驅(qū)動電路盡量靠近印制板邊。 4. 閑置不用的門電路輸出端不要懸空，閑置不用的運放正輸入端要接地，負(fù)輸入端接輸出端。 5. 盡量用 45176。 折線而不用 90176。 折線 , 布線以減小高頻信號對外的發(fā)射與耦合。 6. 時鐘線垂直 于 I/O線比平行于 I/O線干擾小。 6. 元件的引腳要盡量短。 8. 石英晶振下面和對噪聲特別敏感的元件下面不要走線。 9. 弱信號電路、低頻電路周圍地線不要形成電流環(huán)路。 10. 需要時，線路中加鐵氧體高頻扼流圈，分離信號、噪聲、電源、地。 印制板上的一個過孔大約引起 的電容；一個集成電路本身的封裝材料引起 2pF~10pF 的分布電容；一個線路板上的接插件，有 520μH 的分布電感；一個雙列直插的 24引腳集成電路插座，引入 4μH~18μH 的分布電感。
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1