【正文】 路圖 如 圖 17 所示 ： 圖 17 ? 時序產生器 COUNTER VHDL 源程序 ： LIBRARY IEEE。 USE 。 USE 。 USE 。 ENTITY COUNTER IS PORT( CLK,CLR:IN STD_LOGIC。 T2,T3,T4:OUT STD_LOGIC )。 END COUNTER。 ARCHITECTURE A OF COUNTER IS SIGNAL X: STD_LOGIC_VECTOR(1 DOWNTO 0)。 BEGIN PROCESS(CLK,CLR) BEGIN IF(CLR=39。039。) THEN T2=39。039。 T3=39。039。 T4=39。039。 X=00。 ELSIF(CLK39。EVENT AND CLK=39。139。)THEN X=X+1。 T2=(NOT X(1))AND X(0)。 T3= X(1)AND (NOT X(0))。 T4=X(1)AND X(0)。 END IF。 END PROCESS。 桂林電子科技大學計算機組成原理課程設計說明書 第 28 頁 END A。 時序產生器 COUNTER 電路圖 如 圖 18 所示 ： 圖 18 嵌入式 CISC 模型計算機的頂層電路圖 桂林電子科技大學計算機組成原理課程設計說明書 第 29 頁 3 匯編語言源程序 MOV R1,11H ；寄存器 R1用于存放 RAM 的某個連續(xù)區(qū)域的首地址 MOV R2,5H ；寄存器 R2用于存放循環(huán)次數(shù) L0: IN1 R0 ；寄存器 R0用于接收外部輸入的數(shù)據(jù) STOI R0,(R1)；將 R0中的數(shù)存放入 R1中 RAM 的地址處 INC R1 ；將地址加 1，跳到下一個地址 DEC R2 ；將循環(huán)次數(shù)減 1 JNZ L0 ；循環(huán)不結束再重新跳回接收外部數(shù)據(jù)，循環(huán)結束則繼續(xù)下面操作 MOV R0,0 ；寄存器 R0用于存放結果 MOV R1,11H ；寄存器 R1 用于存放數(shù)據(jù)已存入 RAM的某個連續(xù)區(qū)域的首地址 MOV R2,5H ；寄存器 R2用于存放循環(huán)次數(shù) L1: LAD (R1),R3；寄存器 R3用于存放剛才存入 RAM 的數(shù)據(jù) INC R1 ；將地址加 1，跳到下一個地址 AND R3， R3 ；取出的數(shù)自身相與，改變符號標志位 SF，判斷其是否為負數(shù) JNS L2 ；若不為負則跳轉，取出下一個數(shù) IMUL R3,R3 ；若為負則將該數(shù)求平方和 ADD R3,R0 ；將平方和加入 R0 L2:DEC R2 ；將循環(huán)次數(shù)減 1 JNZ L1 ；循環(huán)次數(shù)沒有完成，則跳回去再取數(shù) STO R0,10H ；將 R0存放的結果放回到 RAM 中 10H 的地址處 END:OUT1 R0；輸出 R0 的結果內容 JMP END ；不斷循環(huán) 桂林電子科技大學計算機組成原理課程設計說明書 第 30 頁 4 機器語言源程序 地址（十六進制） 匯編語言源程序 機器代碼 00 MOV R1,11H 0010000100010001 01 MOV R2,5H 0010001000000101 02 L0: IN1 R0 0001000000000000 03 STOI R0,(R1) 1011000100000000 04 INC R1 0101000100000000 05 DEC R2 0110001000000000 06 JNZ L0 0111000000000010 07 MOV R0,0 0010000000000000 08 MOV R1,11H 0010000100010001 09 MOV R2,5H 0010001000000101 0A L1: LAD (R1),R3 0011011100000000 0B INC R1 0101000100000000 0C AND R3， R3 1101111100000000 0D JNS L2 1110000000010000 0E IMUL R3， R3 1100111100000000 0F ADD R3， R0 0100110000000000 10 L2:DEC R2 0110001000000000 11 JNZ L1 0111000000001010 12 STO R0,10H 1000000000010000 13 END:OUT1 R0 1010000000000000 14 JMP END 1001000000010011 桂林電子科技大學計算機組成原理課程設計說明書 第 31 頁 5 機器語言源程序的功能仿真波形圖及結果分析 從外部輸入 5 個數(shù)據(jù)，分別為 01（ 1）， FF（ 1）， 00（ 0）， FF（ 1）， 00（ 00），得出以下波形圖，結果分析如下： ① 當前執(zhí)行的是指令 MOV R2,5H， R2 的值變?yōu)?05 ② 當前執(zhí)行的是 指令 DEC R2； R2的值即將從 04變成 03，而之前 R0 已從外部接收 FF， R1的地址也加 1，從 12 變成 13。 ③ 當前執(zhí)行的是指令 LAD (R1)， R3； R1 此時為 14，則將 14H的地址中的內容傳給 R3， R3從 00 變成 FF。 桂林電子科技大學計算機組成原理課程設計說明書 第 32 頁 ④ 當前執(zhí)行的是指令 AND R3， R3； R3 中的內容與自身相與，內容不變，所以R3還是 FF。 ⑤ 當前執(zhí)行 指令 IMUL R3， R3；當前 R3 的內容為 FF，自身相乘變?yōu)?01，所以R3從 FF變成 01。 ⑥ 當前執(zhí)行的是指令 ADD R3， R0； R0 之前的值是 01， R3的值是 01，兩者相加后存入 R0， R0 的值從 01 變成 02。 桂林電子科技大學計算機組成原理課程設計說明書 第 33 頁 ⑦ R0 將結果傳出到輸出總線，最終結果輸出為 02。 6 故障現(xiàn)象和故障分析 在 進行課程設計的時候，遇到了很多問題， 出現(xiàn)了故障，以下是我在課程設計出現(xiàn)的故障現(xiàn)象以及故障分析及解決 ： （ 1） 在進行波形仿真圖分析的時候，我把 INBUS 即全部輸入 FF 的時候，沒有得出結果，并且 OP 一直在 01 到 07 之間不斷重復 ， R1 一直從 11 遞減，R0 一直為 00， R3 一直為 00， R2 則出現(xiàn) 05， FF， 04， FF… .,這時我意識到它正在進行死循環(huán)。我再一次進行了各個寄存器的值的分析，發(fā)現(xiàn) R2 與 R0中的值不是自己想要的結果，我知道了問題出在了寄存器的使用上，我再一次核查了自己的匯編程序，結果發(fā)現(xiàn)， R2 本身就是用來存循環(huán)次數(shù)的，在接收外部數(shù)據(jù)的時候應該用 R0 接收，卻寫成 R2。將錯誤改正后，波形圖不再進行死循環(huán)，故障解決。 （ 2） 將死循環(huán)的問題解決后，發(fā)現(xiàn)結果得出來是 05，結果正確， OP 也是按照自身編寫的機器指令順序完成的， R3， R2， R1， R0 均顯示正常，但是，MEN 中的之卻一直是 000000000000000000000000000000000… ，這說明RAM 一直沒有存進數(shù)據(jù)，按照匯編程序分析，在進行 STOI R0， (R1)及 STO R0， 10H 的時候，結果 MEN 應該是存入 FFFFFFFFFF05 了的，但是現(xiàn)在并沒有存入，說明 RAM 的存數(shù)出了問題，在打開 的時候，我發(fā)現(xiàn)，我將原本為 PROCESS(CS_D)以及 IF(CS_D39。EVENT AND CS_D=39。039。) THEN 寫成了 PROCESS(RD_D)以及 IF(RD_D39。EVENT AND CS_D=39。039。) THEN，所以才會出現(xiàn)這樣的故障，我將錯誤改正后， MEN 存進了我原先想要的數(shù)據(jù)，故障解決。 （ 3） 在我以為這兩個問題解決后，我高興的以為自己已將課程設計完成，但是，在我重新將輸入的數(shù)據(jù)即 INBUS 全部置為 01 時，結果卻是輸出 05，如果結果正確，應該是 00，難道是我的設計出了問題？我再次分析了 4 個寄存器的值的變化情況，發(fā)現(xiàn) R3 的值是 01,01,01,01..的重復出現(xiàn) ，如果正常的話， R3 的變化 應該是 01,00,01,00… 的重復才對，應該 01 不是負數(shù)，我再對照了一下匯編代碼，發(fā)現(xiàn)判斷正負的代碼 AND R3， R3 之后就是 JNS L2 和IMUL R3， R3，問題應該是出現(xiàn)在這里了。難道是我 ALU中的 AND 運算出了問題，我又核查了 ALU 中的代碼，發(fā)現(xiàn)代碼沒有出錯。那應該就是錯在JNS 上了，我核查了地址轉移邏輯 ADDR 中的代碼，發(fā)現(xiàn)代碼也沒有寫錯。桂林電子科技大學計算機組成原理課程設計說明書 第 34 頁 那到底是什么原因？我又回過頭來核查我的微指令流程圖，驚奇地發(fā)現(xiàn)，原來之前在進行 JNS 指令設計的時候，錯將為負判斷后跳轉的后繼微地址寫 成10H，按照地址轉移邏輯的計算應該為 20H。將錯誤改正后，結果顯示為 00。再輸入不同的數(shù)據(jù)，結果輸出正確，故障解決。 7 心得體會 在這次課程設計中，我確實學到了很多東西 。 我不僅學會了如何 自己編寫匯編程序，自己設計微程序流程圖，自己編寫自己需要的微指令格式，并將其設計成相應的微指令代碼 ， 我還學會了學習要認真刻苦，編寫要細心，調試要耐心，請教要謙虛 。 在做 設計 的過程中，我們 會不理解信號量是怎么設計，不理解微程序流程的每個步驟是什么信號量怎么設計的，這時我們就要認真的研究課本，要沉得下心。 在編寫指令代碼，機器代碼的時候會知道 0101 真的很煩心，但是，只要 夠細心， 重復檢查，就會發(fā)現(xiàn)正確的代碼編寫對之后的仿真有多么重要。 在調試的時候，我們會發(fā)現(xiàn)，往往波形顯示的總不是我們所想要的結果， 都會遇到很多的錯誤，一定要耐心地把錯誤找出來，不要急躁。 在你遇到問題解決不出來，抓耳撓腮的時候，要學會如何謙虛地向他人請教。做人一定要謙虛，尺有所短寸有所長，每個人總有他所擅長的地方，我們一定要謙虛地向他人請教。 總的來說， 計算機組成原理 的課程設計 讓 我們感受到了動手能力重要性，只憑著腦子的思考、捉摸是不能完成實際 的 設計 的，只有在擁有科學知識體系的同時，熟練掌握實際能力，包括 編程 經驗的不斷積累，才能把知識靈活、有效的運用到實際 課程設計 中。 參考文獻 [1] 陳智勇，周向紅，陸二慶 .計算機原理課程設計 .[M].西安：西安電子科技大學 出版社， 2021： 1~111.