西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)-資料下載頁
2025-05-14 06:09本頁面
【正文】 nMOSFET VDD VSS S D D S G G ntype silicon substrate pwell p+ p+ n+ n+ nwell Polysilicon Metal Figure CMOS 反向器的頂視圖 電信學(xué)院 微電子學(xué)系 39 微電子制造技術(shù) +VDD VSS S D D S G G p+ p+ pwell n+ n+ ntype silicon substrate n+ p+ pMOSFET nMOSFET Field oxide Interlayer Oxide Metal Figure Crosssection of CMOS Inverter 電信學(xué)院 微電子學(xué)系 40 微電子制造技術(shù) BiCOMS BiCOMS技術(shù)就是將 CMOS和雙極技術(shù)的優(yōu)良性能集中在同一集成電路中 。 BiCOMS綜合了COMS結(jié)構(gòu)的低功耗 、 高集成度和 TTL或 ECL器件結(jié)構(gòu)的高電流驅(qū)動(dòng)能力 。 BiCOMS產(chǎn)品的應(yīng)用能在所有需要 高功耗負(fù)載的數(shù)字控制中 。 在這種情況下 ， 數(shù) /模 （ D/A） 轉(zhuǎn)換器芯片可以用來提供用作電子機(jī)械設(shè)備的控制模擬驅(qū)動(dòng)信號(hào) 。 在測(cè)試儀器端口 ， 模 / 數(shù) （ A/D）芯片可以用于測(cè)量模擬驅(qū)動(dòng)信號(hào)的輸出 。 下圖表示了一個(gè) BiCOMS芯片用于使用儀器和控制應(yīng)用的基本例子 。 BiCOMS芯片的其他應(yīng)用包括汽車電子設(shè)備 、 航空航天 、 機(jī)器人技術(shù)和工業(yè)設(shè)備 。 電信學(xué)院 微電子學(xué)系 41 微電子制造技術(shù) 用在簡(jiǎn)單加熱系統(tǒng)控制中的 BiCMOS mV Measured signal CPU Output Input BiCMOS BiCMOS DAC ADC Digital side Setpoint Feedback 05 V 05 V AMP AMP Drive signal Analog side Heating element Process chamber Temperature sensor + 48 VDC Figure 電信學(xué)院 微電子學(xué)系 42 微電子制造技術(shù) CMOS section Bipolar section INPUT OUTPUT Q1 Q2 Q3 Q4 Figure 簡(jiǎn)單的 BiCMOS 反向器 電信學(xué)院 微電子學(xué)系 43 微電子制造技術(shù) 增強(qiáng)型與耗盡型 MOSFET的比較 Figure Gate Source Drain ptype silicon substrate n+ n+ Source Gate Drain p+ p+ ntype silicon substrate Gate Source Drain ntype silicon substrate p+ p+ ptype silicon substrate Gate Source Drain n+ n+ ptype silicon substrate MOSFET Type Mode Standby Condition V GG Switching Requirements Physical Structure nMOS Enhancement Off + nMOS Depletion On pMOS Enhancement Off pMOS Depletion On + 電信學(xué)院 微電子學(xué)系 44 微電子制造技術(shù) COMS器件的閂鎖效應(yīng) ? 與寄生電阻和寄生電容一樣 ， CMOS器件中的pn結(jié)也能產(chǎn)生寄生晶體管 ， 下圖說明了 CMOS反相器中的寄生晶體管 。 互補(bǔ)晶體管 (T T2)是在CMOS結(jié)構(gòu)中 MOSFET正常制作的結(jié)果 。 ? 給定某一工作條件可能開啟寄生晶體管 ， 并且產(chǎn)生低電阻電流路徑流過 CMOS結(jié)構(gòu) 。 晶體管被鎖定 ， 因而阻止了 CMOS器件中對(duì) MOSFET的控制 。 ? 閂鎖現(xiàn)象是一個(gè)非常復(fù)查的概念 。 了解此概念有助于大家為阻止這種現(xiàn)象所采用的設(shè)計(jì)和制作步驟 。 電信學(xué)院 微電子學(xué)系 45 微電子制造技術(shù) Figure CMOS 結(jié)構(gòu)中寄生的晶體管 T1 T2 RS ntype substrate VSS VDD S D D S G G p+ p+ pwell n+ n+ n+ p+ pMOSFET nMOSFET RW Parasitic Junction Transistors within a CMOS Structure 電信學(xué)院 微電子學(xué)系 46 微電子制造技術(shù) 阻止閂鎖效應(yīng)的制作技術(shù) ? 在晶體管之間制作隔離緩沖區(qū)； ? 在襯底和 CMOS結(jié)構(gòu)之間設(shè)置外延層； ? 用離子注入產(chǎn)生倒摻雜阱。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1